基于fpga的ofdm系統(tǒng)設(shè)計與實現(xiàn)-資料下載頁
2025-06-27 17:59本頁面
【正文】 本FFT設(shè)計中有2個ROM分別用來存儲旋轉(zhuǎn)因子，并以補碼的形式將它們按照*.mif格式文件輸出。用工具例化ROM，將*.mif文件寫入各自的ROM初始化文件中，完成對ROM的初始化。 通常的FFT設(shè)計采用的是有2塊(按實、虛部分開算是4塊)RAM的“乒乓”式結(jié)構(gòu)，而在處理速度要求不太高的情況下，可以采用1塊(按實、虛部分開算是 2塊)RAM來完成，進而節(jié)省RAM資源，便于以后的ASIC開發(fā)。在此FFT模塊的設(shè)計中，有2個分別用來存儲數(shù)據(jù)實部和虛部的雙口RAM(端口a只 寫，端口b只讀)。RAM的兩端口可以在讀寫地址不同的情況下同時工作，即在通過端口b從RAM中讀取蝶形運算數(shù)據(jù)的同時，也在通過端口a往RAM 中寫入上幾次蝶形運算的結(jié)果。 2 仿真與分析 采用Verilog HDL對所設(shè)計的FFT模塊進行RTL描述。FFT處理點數(shù)為128，輸入輸出用8比特補碼表示。采用MoldSim SE ，采用Synplify Pro ；使用Xilinx的ISE ；FPGA選用Xilinx Spartan II系列中的xc2s200pq2085。用MoldSim進行仿真的局部時序如圖5所示。 將MATLAB的計算結(jié)果與FPGA的仿真結(jié)果進行對比，如圖6所示?？梢妰山M結(jié)果能較好地吻合，從而驗證了所設(shè)計的FFT模塊的正確性。 整個FFT模塊在Spartan II的xc2s200pq2085上共用去邏輯單元(LUTs)393，占總資源的8％，這樣就為OFDM系統(tǒng)其他模塊的設(shè)計節(jié)省了大量資源。 128點FFT需要完成蝶形運算 (128/2)log2128=448次，每個蝶形運算需要2個時鐘周期，蝶形運算需要7個時鐘周期的延時，收發(fā)外部數(shù)據(jù)需要1282=256個時鐘 周期，所以整個FFT運算共需要時鐘周期4482+7+256=1159個，在處理速度上達(dá)到了預(yù)期的目標(biāo)。 3 結(jié)論 本文中設(shè)計的FFT模塊采用基2時間抽取算法，用verilog HDL對其進行了RTL描述，用MoldSim和Synplify工具進行了仿真和綜合，并在Xilinx Spartan II FPGA中進行了驗證。 此外，F(xiàn)FT運算結(jié)果的精度與輸入數(shù)據(jù)的位數(shù)及運算過程中的位數(shù)有關(guān)。在定點計算中，存儲器數(shù)據(jù)的位數(shù)越大，運算精度越高，使用的存儲單元和邏輯單元也越多。在OFDM系統(tǒng)的實際應(yīng)用中，可以根據(jù)實際情況折衷選擇FFT模塊的精度和資源。 本文所設(shè)計的FFT模塊的輸入、輸出和旋轉(zhuǎn)因子為8比特數(shù)據(jù)，采用了1塊(按實、虛部分開算是2塊)雙口RAM和基2單蝶形流水運算的結(jié)構(gòu)，達(dá)到了某些OFDM系統(tǒng)對FFT模塊的精度和資源的要求，為OFDM系統(tǒng)的ASIC的開發(fā)提供了很好的依據(jù)。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1