【正文】 個條形發(fā)光二極管和一個小數(shù)點位構(gòu)成，其引腳配置，如圖 32 所示，其內(nèi)部結(jié)構(gòu)，如圖 32 所示。從圖中可以看出，其中 7 個發(fā)光二極管構(gòu)成字形“8” ，可以用來顯示數(shù)字，另一個發(fā)光二極管構(gòu)成小數(shù)點。因此，這種數(shù)碼管有時也被稱為八段 LED 數(shù)碼管顯示器。圖 32 共陽極 7 段 LED 引腳配置與內(nèi)部結(jié)構(gòu)數(shù)碼管分為片選和段選：片選為低電平有效，從左到右；段選分為 abcdefg點，高電平點亮，自頂順時針轉(zhuǎn) abcdefg.。 ADTLV571 模塊TLV571 是一個 8 位的系統(tǒng)，這個系統(tǒng)包含了一個 8 位的高速 ADC 和一個并行串口。該器件包含兩個片上控制寄存器，這兩個寄存器控制軟件的啟動，通過雙向并行串口斷電。這個寄存器可以通過 RD 設(shè)置一個默認(rèn)模式，當(dāng) WR為低電平時控制寄存器是硬件配置。TLV571 可以支持 的電壓?？山邮艿哪M輸入電壓的范圍是 0VAVDD，數(shù)字化的電壓最高輸入為 ，吞吐量在 5V。提供電壓為 3V 時功耗只有 12mW，電壓為 5V 時，功耗為35mW。該器件具有自動省電模式，電量變?yōu)?1mA 時，50ns 后自動轉(zhuǎn)換為省電模式。在軟件電量降低時，ADC 的電量會下降到 10uA。非常高的吞吐量，簡單的并行接口和低功耗使 TLV571 對高速數(shù)字信號處理來說是一個理想的選擇[13]。引腳圖見圖 33。天津科技大學(xué) 2022 屆本科生畢業(yè)論文22N CA I NA V D DA G N DR E F MR E F PC S T A R TA 1 /D 7A 0 / D 6D 5D 4D 3W RR DC L KD G N DD V D DI N T /E O CD G N DD G N DD 0D 1D 21234567891 01 11 22 42 32 22 12 01 91 81 71 61 51 41 3C S圖 33 TLV571 引腳圖圖 34 TLV571 工作時序圖根據(jù)模數(shù)轉(zhuǎn)換芯片 TLV571 的工作時序，工作時序圖如圖 34 所示。需要完成 TLV571 的初始化， A/D 轉(zhuǎn)換的啟動、轉(zhuǎn)換狀態(tài)的讀取、數(shù)據(jù)的讀取和數(shù)據(jù)鎖存等功能。采用四個狀態(tài)完成上述模數(shù)轉(zhuǎn)換的操作：1) 狀態(tài) s0：啟動模數(shù)轉(zhuǎn)換器 TLV571 進(jìn)行模數(shù)轉(zhuǎn)換操作，設(shè)置 。、 10?RDWCS2) 狀態(tài) s1：TVL571 進(jìn)行模數(shù)轉(zhuǎn)換，轉(zhuǎn)換時間100 ，設(shè)置s?。讀取 是否有下降沿，有則表示轉(zhuǎn)換完成，進(jìn)入下。 INTR一狀態(tài)。天津科技大學(xué) 2022 屆本科生畢業(yè)論文233) 狀態(tài) s2：向 TVL571 發(fā)出讀取轉(zhuǎn)換數(shù)據(jù)的請求，設(shè)置 。、 10?WRDCS4) 狀態(tài) s3：讀取數(shù)據(jù)線 D0~D7 上的數(shù)據(jù)，設(shè)置 。?R狀態(tài)圖圖示s 0s 1s 2s 3圖 35 狀態(tài)圖天津科技大學(xué) 2022 屆本科生畢業(yè)論文244 數(shù)字電壓表的設(shè)計 系統(tǒng)的整體設(shè)計方案數(shù)字電壓表的設(shè)計核心是 FPGA，F(xiàn)PGA 負(fù)責(zé)模數(shù)轉(zhuǎn)換器 TLV571 的啟動以及轉(zhuǎn)換數(shù)據(jù)的讀取，再將讀取的 8 位的二進(jìn)制數(shù)據(jù)進(jìn)行交換，形成便于輸出的3 位的 LED 的段碼送給 LED 數(shù)碼管，從而顯示被測電壓值。FPGA 控制部分的設(shè)計主要包括以下幾個部分：模數(shù)轉(zhuǎn)換控制模塊實現(xiàn)TLV571 的啟動及轉(zhuǎn)換數(shù)據(jù)讀?。粩?shù)據(jù)處理模塊實現(xiàn) TVL571 數(shù)字量對應(yīng) BCD碼的變換和處理；顯示控制模塊實現(xiàn) LED 段碼的產(chǎn)生。FPGA 控制電路原理框圖如圖 41 所示。轉(zhuǎn) 換 控 制模 塊數(shù) 據(jù) 處 理模 塊顯 示 控 制模 塊數(shù) 據(jù)數(shù) 據(jù)數(shù) 據(jù) 輸 入段 選位 選C SW RR DI N T R圖 41 FPGA 控制電路原理框圖 模數(shù)轉(zhuǎn)換控制模塊我們使用的 FPGA 是 Xilinx 公司設(shè)計的 SEEDFEM025 開發(fā)系統(tǒng)構(gòu)成，其中主要的器件是 Xilinx 推出的 Virtex4 系列器件。用狀態(tài)機作法，產(chǎn)生TLV571 的片選信號、讀/寫控制信號，通過狀態(tài)信號 INTR 判斷轉(zhuǎn)換是否結(jié)束；轉(zhuǎn)換結(jié)束后將轉(zhuǎn)換數(shù)據(jù)鎖存并輸出。方框圖如 42 所示。圖 42 控制模塊程序代碼如下天津科技大學(xué) 2022 屆本科生畢業(yè)論文25when s0=cs= 39。039。wr = 39。039。rd = 39。139。cstr = 39。139。now_state=s1。when s1=cs = 39。139。 wr = 39。139。 rd = 39。139。cstr = 39。039。now_state=s2。when s2=cs = 39。139。 wr = 39。139。 cstr = 39。139。 rd = 39。139。if(int0=39。139。) thennow_state=s3。elsenow_state=s2。end if。when s3=cs= 39。039。wr = 39。139。 rd = 39。039。 cstr = 39。139。 now_state=s4。 dataout=datain。 when s4=cs = 39。139。wr = 39。139。 rd = 39。139。 cstr = 39。039。 now_state=s2。 數(shù)字電壓轉(zhuǎn) BCD 模塊TLV571 采用 5V 的參考電壓，電壓值的測量范圍為 0~5V，因為 TLV571數(shù)字輸出為 8 位，則最小分辨率為 5V/28=，也可以這樣理解，若轉(zhuǎn)換后的數(shù)字量為 00000001，其輸入模擬電壓為 。這里將輸出的數(shù)字量的高 4 位和低 4 位分別存放，可得到轉(zhuǎn)換數(shù)據(jù)與實際電壓值得對應(yīng)關(guān)系如表 41。如輸入電壓 ，則輸出的數(shù)字量為 00001111。表 41 中的電壓值可以用 4 位 BCD碼(Binary Code Decimal)碼表示，不考慮小數(shù)點，用十六進(jìn)制碼表示 BCD 碼比較簡單方便，可得如表 41 所示的高 4 位 BCD 碼和低 4 位 BCD 碼。例如，模擬電壓為 ，其對應(yīng)低 4 位的 BCD 碼為 0000 0000 0000 0100，簡化表示成0004H，以此類推。為了獲得輸入模擬電壓對應(yīng)的 BCD 碼，方便數(shù)據(jù)的顯示，將表 41 的BCD 碼一次存在存儲器中，每個存儲單元放 2 位 BCD 碼，4 位 BCD 碼占用兩個存儲單元。FPGA 根據(jù)數(shù)據(jù)采集到的數(shù)字電壓值，進(jìn)行測量數(shù)據(jù)的 BCD 碼變換，將高 4 位 BCD 碼和低 4 位 BCD 碼相加，得到電壓值對應(yīng)的 BCD 碼。BCD 碼求和運算需要進(jìn)行數(shù)據(jù)的調(diào)整。當(dāng) BCD 碼求和運算大于 1001(9)時，需要進(jìn)行十進(jìn)制數(shù)的調(diào)整，所謂十進(jìn)制數(shù)的調(diào)整，就是的當(dāng)求和運算結(jié)果大于1001(9)時，需要進(jìn)行十進(jìn)制數(shù)的調(diào)整，所謂十進(jìn)制數(shù)的調(diào)整，就是當(dāng)求和運算結(jié)果大于 1001(9)時，加 0110(6)進(jìn)行修正。上面給出的是兩個 BCD 碼 0111(7)和 0101(5)的加法運算，當(dāng)兩數(shù)之和大于1001(9)時，加 0110(6)進(jìn)行修正，得到 12 的 BCD 碼 0001 0010。例如：從模數(shù)轉(zhuǎn)換器上得到的數(shù)據(jù)為“11110100” ，數(shù)據(jù)高 4 位 1111 對應(yīng)的電壓值為 ，其 BCD 編碼為 0000 0100 1000 0110；數(shù)據(jù)低 4 位 0100 對應(yīng)的電壓值為 ，其 BCD 編碼為 0000 0000 0000 1000。高 4 位與低 4 位的 BCD 碼之和：天津科技大學(xué) 2022 屆本科生畢業(yè)論文260000 0100 0001 0110+0000 0000 0010 1000=0000 0100 0011 1110高 4 位與低 4 位的 BCD 碼之和：0000 0100 1000 0110+0000 0000 0000 1000=0000 0100 0011 1110上述運算結(jié)果的低 4 位 1110，大于 9，進(jìn)行數(shù)據(jù)調(diào)整，加 6 后的 BCD 碼為0100，且向高位進(jìn)位，使高位的 0011 加 0001 變?yōu)?0100，調(diào)整后的數(shù)據(jù)位 0000 0100 1000 1000，且表示十進(jìn)制數(shù) ，與 + 的運算結(jié)果相符。表 41 轉(zhuǎn)換數(shù)據(jù)與實際電壓值對應(yīng)關(guān)系地址 數(shù)字電壓 高 4 位 輸入電壓值 高 4 位BCD 碼 地址 數(shù)字電壓 低 4 位 輸入電壓值 低 4 位BCD 碼00H 0000 0000H 20H 0000 0000H02H 0001 0032H 22H 0001 0002H04H 0010 0064H 24H 0010 0004H06H 0011 0096H 26H 0011 0006H08H 0100 0128H 28H 0100 0008H0AH 0101 0160H 2AH 0101 0010H0CH 0110 0192H 2CH 0110 0012H0EH 0111 0224H 2EH 0111 0014H10H 1000 0256H 30H 1000 0016H12H 1001 0288H 32H 1001 0018H14H 1010 0320H 34H 1010 0020H16H 1011 0352H 36H 1011 0022H18H 1100 0384H 38H 1100 0024H1AH 1101 0416H 3AH 1101 0026H1CH 1110 0448H 3CH 1110 0028H1EH 1111 0480H 3EH 1111 0030HBCD 碼的程序設(shè)計流程圖如 43 所示。 數(shù)碼管顯示模塊數(shù)字電壓表需要顯示被測量的電壓值，根據(jù)設(shè)計任務(wù)中的要求需要保留小數(shù)點后兩位有效數(shù)字則需要 3 個 LED 數(shù)碼管來做顯示。為了節(jié)省資源，采用動態(tài)掃描的顯示方式，掃描時鐘由系統(tǒng)時鐘 clk 提供，其頻率應(yīng)該大于 100MHz，否則會有閃爍現(xiàn)象。天津科技大學(xué) 2022 屆本科生畢業(yè)論文27開 始D a t a _ s u m ( 3 d o w n t o 0 ) ” 1 0 0 1 ”v o l t a g e ( 3 d o w n t o 0 ) = d a t a _ s u m (3 d o w n t o 0 ) + 0 1 1 0 D a t a _ s u m ( 7 d o w n t o 4 ) = ” 1 0 0 1 ”v o l t a g e ( 7 d o w n t o 4 ) = d a t a _ s u m ( 7 d o w n t o 4 ) + 0 1 1 0 + 1D a t a _ s u m ( 1 1 d o w n t o 8 ) = ” 1 0 0 1 ”v o l t a g e ( 1 1 d o w n t o 8 ) = d a t a _ s u m ( 1 1 d o w n t o 8 ) + 0 1 1 0 + 1e n dv o l t a g e ( 3 d o w n t o 0 ) = d a t a _ s u m (3 d o w n t o 0 )v o l t a g e ( 7 d o w n t o 4 ) = d a t a _ s u m (7 d o w n t o 4 ) + 1v o l t a g e ( 1 1 d o w n t o 8 ) = d a t a _ s u m (1 1 d o w n t o 8 ) + 1d a t a _ s u m ( 7 d o w n t o 4 ) 1 0 0 1 v o l t a g e ( 7 d o w n t o 4 ) = d a t a _ s u m ( 7 d o w n t o 4 ) + 0 1 1 0 d a t a _ s u m ( 1 1 d o w n t o 8 ) 1 0 0 1 v o l t a g e ( 1 1 d o w n t o 8 ) = d a t a _ s u m ( 1 1 d o w n t o 8 ) + 0 1 1 0 + 1v o l t a g e ( 7 d o w n t o 4 ) = d a t a _ s u m (7 d o w n t o 4 )v o l t a g e ( 1 1 d o w n t o 8 ) = d a t a _ s u m ( 1 1 d o w n t o 8 ) + 1d a t a _ s u m ( 1 1 d o w n t o 8 ) 1 0 0 1 v o l t a g e ( 1 1 d o w n t o 8 ) = d a t a _ s u m (1 1 d o w n t o 8 )v o l t a g e ( 1 1 d o w n t o 8 ) = d a t a _ s u m ( 1 1 d o w n t o 8 ) +