【正文】 Berkeley．1994:147～1567 唐建東．基于FPGA任意波形發(fā)生器設(shè)計與實(shí)現(xiàn)．電子技術(shù)，2010 (5)：37～388吳慶天，趙國慶．基于FPAG的可配置內(nèi)容查找表的設(shè)計與實(shí)現(xiàn)．新特器件應(yīng)用．2009，l 1 ( 1 )：17～199徐志軍，徐光輝．CPLD／FPGA的開發(fā)與應(yīng)用．北京：電子工業(yè)出版社，2002:28～3010潘松．EDA技術(shù)與VHDL(第2版)．北京：清華大學(xué)出版社，2007(6)：36～4511 李洋．EDA技術(shù)實(shí)用教程．北京：機(jī)械工業(yè)出版社，2009 (5)：37～ 3813劉廷飛，郭鎖利，王曉戎．基于Altera FPGA／CPLD電子系統(tǒng)設(shè)計及工程實(shí)踐．北京：人民郵電出版社，2009，126～13414 . Chen, . Pan. FPGA Design Automation:A Survey, Foundations and Trends in Electronic Design Automation Vol. I, 200615黃正瑾．系統(tǒng)編程技術(shù)及其應(yīng)用．南京：東南大學(xué)出版社，2007：46～4916 Brown S and Rose J. FPGA and CPLD architectures. IEEE Design and Test of Computers , 1996, 12(2): 42～57 47致謝 致謝在畢業(yè)設(shè)計過程中，我得到了很多人的熱心幫助和支持，在此對他們表示衷心的感謝。首先要感謝我的導(dǎo)師閆盛楠，在畢業(yè)設(shè)計期間，閆老師給了我深刻的教誨和莫大的鼓勵。從課題的理論研究到程序的編寫，以及論文的撰寫閆老師都耐心指導(dǎo)，給了我很大的幫助。閆老師平易近人、和藹可親，他嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度和實(shí)事求是的科研作風(fēng)深深的教育和感染了我，使我在學(xué)業(yè)和思想等方面都受益匪淺，在此對閆老師表示最衷心的感謝！再次要感謝本組兄弟姐妹們在生活和學(xué)習(xí)上給我的熱情幫助。他們踏實(shí)求學(xué)、勤奮刻苦的精神不斷地鼓勵我奮勇前進(jìn)。最后，感謝所有給予我?guī)椭睦蠋?、同學(xué)、和朋友。附錄1 附錄1燕 山 大 學(xué)本科畢業(yè)設(shè)計（論文）開題報告課題名稱：基于TCL5620的 FPGA波形發(fā)生器設(shè)計 學(xué)院（系）：里仁學(xué)院電子工程系 年級專業(yè)：09級通信工程3班學(xué)生姓名： 張云龍 指導(dǎo)教師： 閆盛楠 完成日期： 附錄1 一、綜述本課題國內(nèi)外研究動態(tài)，說明選題的依據(jù)和意義　隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計PLD/FPGA成為一種趨勢。目前最主要的硬件描述語言是VHDL和verilog HDL及System Verilog。大多數(shù)EDA工具幾乎都支持VHDL，VHDL具有強(qiáng)大的系統(tǒng)硬件描述能力，獨(dú)立于器件的設(shè)計、與工藝無關(guān)，具有很強(qiáng)的移植能力，易于共享和復(fù)用。由于其功能強(qiáng)大，優(yōu)點(diǎn)眾多，在很多公司中得到了廣泛應(yīng)用。對于利用FPGA方式來設(shè)計的波形發(fā)生器來說，采用傳統(tǒng)的模擬振蕩電路構(gòu)成的波形發(fā)生器產(chǎn)生的信號頻率精度低，不僅成本高，外圍電路復(fù)雜，易受外界干擾，而且調(diào)試?yán)щy，不便于調(diào)控，實(shí)現(xiàn)的性能指標(biāo)也不理想。采用具有良好性能的專用集成芯片能達(dá)到目的要求，但采用該方法所需的外圍電路模塊多且較為復(fù)雜，不利于控制和問題的檢查。采用純單片機(jī)的方法雖便于控制但又難以達(dá)到很高的精度要求。而利用FPGA方式來設(shè)計的波形發(fā)生器就能夠滿足精度高、成本低、外圍電路簡單、調(diào)試簡單、便于調(diào)控等諸多要求。因此我的畢業(yè)設(shè)計題目選擇的是FPGA波形發(fā)生器的設(shè)計。二、研究的基本內(nèi)容，擬解決的主要問題 研究基本內(nèi)容：熟悉FPGA硬件的邏輯結(jié)構(gòu)，做到對一些流行的硬件設(shè)備的內(nèi)部結(jié)構(gòu)有一定的了解。在了解硬件的基礎(chǔ)上學(xué)習(xí)應(yīng)用Quartus II軟件，熟悉其工作環(huán)境，知道如何用硬件表描述語言編寫程序。在本次課題中，需要采用的是VHDL語言編寫程序，因此主要要研究如何用VHDL編程。擬解決的主要問題：在Quartus II軟件中，實(shí)現(xiàn)簡單的程序運(yùn)行，熟悉軟件的操作流程。了解TCL5602的硬件結(jié)構(gòu)及其驅(qū)動方式，編寫TCL5620的驅(qū)動程序，使其能產(chǎn)生方波、三角波、正弦波等多種波形。在以上程序基礎(chǔ)上，對應(yīng)LCD1602編寫其驅(qū)動程序，使TCL5602產(chǎn)生的波的頻率和波形等信息顯示在液晶屏上。將程序中加入按鍵部分，有一個按鍵進(jìn)行復(fù)位，一個按鍵能夠進(jìn)行波形的切換，再有一個按鍵能夠改變產(chǎn)生波的頻率。三、研究步驟、方法及措施 （1） 了解FPGA的國內(nèi)外形勢，以及相關(guān)資料，對本課題有初步的了解。通過上網(wǎng)和圖書館借閱一些相關(guān)專業(yè)的書籍，熟悉FPGA、EDA的開發(fā)流程。（2） 將光盤中給出的程序下載到FPGA板上實(shí)現(xiàn)，并熟悉TCL5620芯片的功能。通過已有的視頻軟件及配套的例程，進(jìn)一步清楚開發(fā)板的開發(fā)流程，及各模塊之間的聯(lián)系。（3）學(xué)習(xí)VHDL語言，并能編寫簡單的程序。通過已有的課本學(xué)習(xí)VHDL語言的知識，并且能夠?qū)懸恍┬〕绦虿?shí)現(xiàn)功能仿真。（4）利用VHDL語言編寫波形發(fā)生程序，實(shí)現(xiàn)波形發(fā)生器的基本功能（5）學(xué)習(xí)LCD1602相關(guān)知識，顯示產(chǎn)生波的頻率。（6）完成本課題的基本要求，下載到開發(fā)板進(jìn)行調(diào)試，完成其功能。（7）思考其可實(shí)現(xiàn)的拓展功能，并著手準(zhǔn)備，完成拓展功能的實(shí)現(xiàn)，下載、調(diào)試完成其功能。 四、研究工作進(jìn)度 第一階段（1—4周）：收集資料，熟悉課題內(nèi)容，查找參考書，確定設(shè)計思路，并能編寫簡單的程序。 第二階段（5—8周）： 深化學(xué)習(xí)編程語言，實(shí)現(xiàn)LCD1602的控制，進(jìn)行基本的顯示。第三階段（9—12周）：查找相關(guān)資料，簡單的產(chǎn)生單一波形并將波形頻率在LCD1602上顯示。第四階段（13—16周）：完成本課題的基本要求，下載到開發(fā)板進(jìn)行調(diào)試，完成其功能。第五階段 （17—18周）：撰寫論文，準(zhǔn)備答辯。 49附錄2 附錄2燕 山 大 學(xué)本科畢業(yè)設(shè)計（論文）文獻(xiàn)綜述課題名稱：基于TCL5620的 FPGA波形發(fā)生器設(shè)計 學(xué)院（系）：里仁學(xué)院電子工程系 年級專業(yè)：09級通信工程3班學(xué)生姓名： 張云龍 指導(dǎo)教師： 閆盛楠 完成日期： 47附錄2 一、課題國內(nèi)外現(xiàn)狀　隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計PLD/FPGA成為一種趨勢。目前最主要的硬件描述語言是VHDL和verilog HDL及System Verilog。大多數(shù)EDA工具幾乎都支持VHDL，VHDL具有強(qiáng)大的系統(tǒng)硬件描述能力，獨(dú)立于器件的設(shè)計、與工藝無關(guān)，具有很強(qiáng)的移植能力，易于共享和復(fù)用。由于其功能強(qiáng)大，優(yōu)點(diǎn)眾多，在很多公司中有很廣泛的應(yīng)用。在現(xiàn)在的波形發(fā)生器中，采用傳統(tǒng)的模擬振蕩電路構(gòu)成的波形發(fā)生器產(chǎn)生的信號頻率精度低，不僅成本高，外圍電路復(fù)雜，易受外界干擾，而且調(diào)試?yán)щy，不便于調(diào)控，實(shí)現(xiàn)的性能指標(biāo)也不理想。對此采用具有良好性能的專用集成芯片就能達(dá)到要求。但采用該方法所需的外圍電路模塊多且較為復(fù)雜，不利于控制和問題的檢查。而純單片機(jī)的方法雖便于控制但又難以達(dá)到較高的要求。隨著技術(shù)的發(fā)展，現(xiàn)在的信號發(fā)生器一般都是采用DDS合成技術(shù)的任意波形發(fā)生器，主要是采用DSP來合成波形，再通過DAC產(chǎn)生模擬信號輸出)。最通常的波形是正弦波， 但鋸齒波， 階躍(脈沖)， 方波，以及三角波這些波形可以非常方便地通過任意波形發(fā)生器來產(chǎn)生。 二、研究主要成果 現(xiàn)在，國外研究和使用的波形發(fā)生器大多要求頻率在6uHz50MHz，產(chǎn)生正弦、三角、鋸齒、方波、調(diào)幅等波形，而國內(nèi)要求的頻率為5mHz40MHz，能產(chǎn)生正弦、三角等基本波形。任意波形發(fā)生器的應(yīng)用非常廣泛，在原理上可仿真任意波形，只要數(shù)字示波器或其它記錄儀捕捉到的波形，任意波形發(fā)生器都可復(fù)制出，特別有用的是仿真單次偶發(fā)的信號，例如地震波形、汽車碰撞波形等等。以下是幾種尖端技術(shù)中任意波形發(fā)生器產(chǎn)生的復(fù)雜測量信號。第一、雷達(dá)信號仿真――雷科公司的任意波形發(fā)生器有調(diào)幅、調(diào)頻和脈沖三組輸出，組合調(diào)制信號輸入微波信號發(fā)生器產(chǎn)生復(fù)雜的雷達(dá)信號模式，用于仿真飛行器的雷達(dá)信令。由于三組調(diào)制信號有嚴(yán)格的同步和低的相位噪聲，使這種序列信號既穩(wěn)定又相位噪聲極低，序列內(nèi)可插入觸發(fā)、波形循環(huán)、斷點(diǎn)而不會失去同步，從而擴(kuò)展成為復(fù)雜波形產(chǎn)生設(shè)備。第二、衛(wèi)星音調(diào)仿真――任意波形發(fā)生器和微波信號發(fā)生器一起可產(chǎn)生通信衛(wèi)星的音調(diào)仿真，用于測試地面接受站特性。任意波形發(fā)生器驅(qū)動上變頻器在適當(dāng)頻率下產(chǎn)生幾種音調(diào)，在被測通道的測試序列插入空白段，用于播送實(shí)況信號。任意波形發(fā)生器的數(shù)量視音調(diào)數(shù)目和間隔而定。這種測試方法同樣可用來測試在同一通信鏈路內(nèi)收發(fā)多個數(shù)據(jù)流的電信系統(tǒng)。第三、微機(jī)電系統(tǒng)的驅(qū)動――微機(jī)電系統(tǒng)有機(jī)械、光學(xué)、電學(xué)的多種信號，需要幾臺任意波形發(fā)生器仿真激勵和執(zhí)行機(jī)構(gòu)的復(fù)雜信號，信號之間有嚴(yán)格的定時關(guān)系。第四、磁盤驅(qū)動器仿真――磁盤驅(qū)動器產(chǎn)生的同步數(shù)字和模擬信號可由任意波形發(fā)生器仿真，用于讀/寫數(shù)據(jù)的測試。這種混合信號仿真可作為平板LCD、等離子高清晰度電視等的測試信號。第五、數(shù)字通信的仿真――第三代移動通信屬于多制式多種信號的綜合，對于這種包括語音、圖像和數(shù)據(jù)的復(fù)雜調(diào)制信號，AWG可發(fā)揮積極作用和產(chǎn)生非常逼真的信號。第六、任意波形發(fā)生器復(fù)制數(shù)字示波器的偶發(fā)信號――利用兩種儀器的互補(bǔ)特點(diǎn)，任意波形發(fā)生器可復(fù)制出數(shù)字示波器的很難捕捉到的毛刺信號。由于任意波形發(fā)生器的仿真功能越來越完善，已成為通信、雷達(dá)、導(dǎo)航、超聲、自動測量等復(fù)雜波形的信號源。三、發(fā)展趨勢目前市場上已有的信號發(fā)生器有很多種，其電路形式有采用運(yùn)放及分立元件構(gòu)成；也有采用單片集成的函數(shù)發(fā)生器；以及以單片機(jī)和FPGA為核心，輔以必要的模擬電路構(gòu)成的DDFS數(shù)字信號發(fā)生器。在保證信號發(fā)生器的穩(wěn)定性、頻率范圍、幅值范圍等指標(biāo)的同時，實(shí)現(xiàn)對輸出信號的頻率、相位和幅值的數(shù)字控制是現(xiàn)代信號發(fā)生器的發(fā)展方向。四、存在問題任意波形發(fā)生器的發(fā)展趨勢是更高取樣率，更高分辨率和更大存儲量，目前實(shí)時帶寬超過1GHz的產(chǎn)品比較少，而且分辨率只有8位，不能滿足快速發(fā)展的移動通信和高速網(wǎng)絡(luò)的測量要求。與數(shù)字存儲示波器相比，任意波形發(fā)生器的全面指標(biāo)存在明顯差距，前者的取樣率達(dá)到20GS/s和帶寬6GHz，后者的取樣率是4。8GS/s和帶寬2GHz。任意波形發(fā)生器首先要趕上數(shù)字存儲示波器，然后再往前發(fā)展，因?yàn)樵陔娐窐?gòu)成方面，任意波形發(fā)生器的核心部件是高速數(shù)/模轉(zhuǎn)換器，它的工藝潛力還很大，顯然缺少的是市場需求。53附錄3 附錄3燕 山 大 學(xué)本科畢業(yè)設(shè)計（論文）中期報告課題名稱：基于TCL5620的 FPGA波形發(fā)生器設(shè)計 學(xué)院（系）：里仁學(xué)院電子工程系 年級專業(yè)：09級通信工程3班學(xué)生姓名： 張云龍 指導(dǎo)教師： 閆盛楠 完成日期： 61附錄3 一、任務(wù)書中本階段工作目標(biāo)與任務(wù)要求工作目標(biāo)為，基本完成基于TLC5620的FPGA波形發(fā)生器設(shè)計，使TLC5620能夠產(chǎn)生方波、三角波、正弦波三種波形，并且將這三種波形的頻率，波形形狀等信息顯示在數(shù)碼管上。 目前已完成任務(wù)情況設(shè)計的頂層共由幾個模塊組成，分別為波形發(fā)生模塊（generates），dac驅(qū)動模塊(dac)，64位計數(shù)器模塊（counter64），主控制模塊（sss），顯示模塊（display）。其中波形發(fā)生模塊是由將三種波采樣得到的數(shù)據(jù)生成mif文件，然后定制的rom。調(diào)節(jié)波形時，只要選擇相應(yīng)的rom即可。Dac驅(qū)動主要是對TLC5620的驅(qū)動，是TLC5620能夠連續(xù)的轉(zhuǎn)換由波形發(fā)生模塊產(chǎn)生的數(shù)據(jù)。64位計數(shù)器模塊（counter64）是對rom中存儲的64個采樣數(shù)據(jù)連續(xù)反復(fù)的輸出，使波形發(fā)生模塊能夠產(chǎn)生連續(xù)的波形。主控模塊則是控制選擇波形，選擇波形頻率。顯示模塊即是數(shù)碼管的驅(qū)動程序，使數(shù)碼管根據(jù)波形，頻率的變化而改變顯示。 頂層原理圖在目前的設(shè)計中，部分波形可以正常顯示，波形及頻率都可以調(diào)節(jié)，可以顯示在數(shù)碼管上。在數(shù)碼管上顯示時，波形用0，1，2代替，分別對應(yīng)方波，正弦波，三角波。頻率顯示默認(rèn)單位為Hz。采樣數(shù)據(jù)方法有很多，既可以應(yīng)用MATLAB編程產(chǎn)生，也可以應(yīng)用C/C++語言編程產(chǎn)生。而在這次設(shè)計中，我們采用的是利用EXCEL的高效數(shù)據(jù)處理能力產(chǎn)生。在excel中對三角波進(jìn)行采樣，由于采樣的數(shù)據(jù)非常龐大，所以在excel中對應(yīng)生成折線圖，圖形如下： 三角波采樣圖在excel中對正弦波進(jìn)行采樣，采樣方法和三角采樣方法相同。在excel中對應(yīng)生成的圖形如下： 正弦波采樣圖同理，在excel中對正弦波進(jìn)行采樣，采樣的數(shù)據(jù)在excel中對應(yīng)生成的圖形如下：示波器顯示的波形分別為，三角波，正弦波，方波：