【正文】 的模擬和數(shù)字信號(hào)。圖1列舉了許多你可以用LabVIEW FPGA 模塊來(lái)配置的NI RIO器件。為可編程自動(dòng)化控制器的NI RIO 硬件 在以前，F(xiàn)PGA編程僅限于熟習(xí)VHDL或其他低端設(shè)計(jì)工具的工程師，也就是說(shuō)他需要征服艱難的學(xué)習(xí)過程。有了LabVIEW FPGA 模塊，NI公司讓更多領(lǐng)域的工程師能使用FPGA技術(shù)，他們能用LabVIEW圖形開發(fā)功能定義FPGA的邏輯。測(cè)量和控制工程師就可以只關(guān)注他們所擅長(zhǎng)的測(cè)試與控制的應(yīng)用，而不是專注于將邏輯轉(zhuǎn)換成芯片單元的低級(jí)語(yǔ)義。LabVIEW FPGA 模塊模型之所以有如此有用，是因?yàn)樗鼘abVIEW FPGA 模塊與FPGA的商業(yè)的未定制（COTS）硬件結(jié)構(gòu)、周圍輸入輸出元件緊密結(jié)合在一起。 NI的可編程自動(dòng)化控制器為你的工業(yè)控制應(yīng)用提供了標(biāo)準(zhǔn)的、未定制的平臺(tái)。有了RIO在PCI、PXI、緊湊型視覺系統(tǒng)平臺(tái)和基于RIO的緊湊的RIO引入，工程師們正受益于一個(gè)具有FPGA的高性能、靈活性、專用化優(yōu)勢(shì)的商業(yè)未定制平臺(tái)，結(jié)果是能隨心所欲地開發(fā)PAC。 NI的PCI和PXI的R系列的插件設(shè)備提供了模擬和數(shù)字?jǐn)?shù)據(jù)獲取，針對(duì)高性能、用戶可配置的定時(shí)和同步、在單個(gè)設(shè)備上的板載決定等功能。利用這些未定制設(shè)備，你可以將你的NI PXI或PCI工業(yè)控制系統(tǒng)，擴(kuò)展為具有高速離散和模擬信號(hào)控制、自定義傳感器接口、精確定時(shí)和控制的系統(tǒng)。 NI 緊湊RIO — 一個(gè)以RIO技術(shù)為核心的平臺(tái)，提供了一個(gè)小的，工業(yè)上半成品的標(biāo)準(zhǔn)PAC平臺(tái)。它能在系統(tǒng)定時(shí)方面帶給你高性能輸入輸出和空前靈活性。你可以用NI 緊湊的RIO為諸如車載數(shù)據(jù)采集、汽車NVH（噪聲振動(dòng)和聲振粗糙度Noise Vibration Harshness）測(cè)試和內(nèi)置機(jī)械控制系統(tǒng)的應(yīng)用，開發(fā)內(nèi)置系統(tǒng)。半成的緊湊RIO系統(tǒng)是工業(yè)評(píng)估與鑒定的，是為在大于50g震動(dòng)和在40到70176。C的溫度范圍內(nèi)設(shè)計(jì)的。 NI緊湊型視覺系統(tǒng)是一個(gè)半成的機(jī)器視覺包裝，他需要經(jīng)受在機(jī)器人技術(shù)中常見的苛刻的環(huán)境、自動(dòng)化測(cè)試和工業(yè)檢測(cè)系統(tǒng)。NI的CVS145x設(shè)備為分布式的機(jī)器視覺應(yīng)用提供了空前的輸入輸出能力和網(wǎng)絡(luò)連接。NI的CVS145x系統(tǒng)應(yīng)用IEEE的1394（火線）技術(shù)，可以與40多種有各種各樣功能、性能和價(jià)值的照相機(jī)兼容。NI的CVS1455和NI的CVS1456設(shè)備包含可配置的FPGA，所以你可以在你的機(jī)器視覺應(yīng)用中實(shí)現(xiàn)計(jì)數(shù)器自定義、定時(shí)或電機(jī)控制。利用LabVIEW和LabVIEW FPGA 模塊開發(fā)可編程自動(dòng)化控制器有了LabVIEW 和LabVIEW FPGA 模塊，你就為你的工業(yè)控制硬件增加了重要的靈活性和專用化。因?yàn)樵S多PAC已經(jīng)使用LabVIEW編程的，所以用LabVIEW為FPGA編程很容易，因?yàn)樗彩褂孟嗤琇abVIEW開發(fā)環(huán)境。當(dāng)你把目標(biāo)定為在NI的RIO（實(shí)時(shí)輸入輸出），LabVIEW就只顯示可以在FPGA中實(shí)現(xiàn)的功能，這樣進(jìn)一步使得用LabVIEW為FPGA編程變簡(jiǎn)單LabVIEW FPGA 模塊功能版上包含典型的LabVIEW結(jié)構(gòu)與功能，比如while循環(huán)、for循環(huán)、case結(jié)構(gòu)、sequence結(jié)構(gòu)、一系列專業(yè)的LabVIEW 中FPGA專屬的數(shù)學(xué)函數(shù)、信號(hào)產(chǎn)生于分析、線性與非線性控制、對(duì)比邏輯、數(shù)組和簇操作、Occurrence（意思是事件發(fā)生,Occurrence技術(shù)也用于控制相互獨(dú)立的程序同步運(yùn)行）、信號(hào)輸入與輸出和定時(shí)。你可以用這些功能的組合往你的NI RIO設(shè)備上定義邏輯和嵌入信息。圖二展示了在NI的RIO硬件上實(shí)現(xiàn)PID（比例積分微分）控制算法的FPGA應(yīng)用和一組在Windows機(jī)器或RT對(duì)象和NI的RIO硬件通信的應(yīng)用。這種應(yīng)用讀取模擬輸入操作（AIO），運(yùn)行PID計(jì)算，并將結(jié)果數(shù)據(jù)輸出到模擬輸出操作上（AOO）。當(dāng)FPGA時(shí)鐘運(yùn)行在40MHz時(shí)，這個(gè)例子中的循環(huán)運(yùn)行的就很慢，因?yàn)槊恳唤M件需要長(zhǎng)于一個(gè)時(shí)鐘循環(huán)的時(shí)間來(lái)執(zhí)行。模擬控制循環(huán)在FPGA上能運(yùn)行在大約200kHz。你可以指定時(shí)鐘頻率為編譯的時(shí)間。這個(gè)例子只展示了PID的循環(huán)，然而，在NI的RIO設(shè)備上創(chuàng)造額外功能僅僅是增加另外一個(gè)while循環(huán)。不像傳統(tǒng)的PC處理器，F(xiàn)PGA是并行處理器。在你的應(yīng)用上增加額外循環(huán)不會(huì)影響你的PID循環(huán)的表現(xiàn)。附錄B 程序清單LIBRARY IEEE。USE 。USE 。ENTITY elevator15 IS PORT( CLK: IN STD_LOGIC。 reset: IN STD_LOGIC。 Button : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 button(0)為一層外上升請(qǐng)求，button(1)為二層外上升請(qǐng)求， button(2)為二樓外下降請(qǐng)求，Button(3)為三層外下降請(qǐng)求； floor : IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 floor(0)為電梯內(nèi)一層請(qǐng)求按鈕， floor(1)為電梯內(nèi)二層請(qǐng)求按鈕， floor(2)為電梯內(nèi)三層請(qǐng)求按鈕； position : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。position表示電梯當(dāng)前位置信息。 door : OUT STD_LOGIC。 39。139。為開門，39。039。為關(guān)門； up_down : OUT STD_LOGIC 39。139。為上樓，39。039。為下樓； )。END elevator15。ARCHITECTURE Behav OF elevator15 IS TYPE State IS (S0,S1U,S1D,S2)。 S1U為二樓上狀態(tài)，S1D為二樓下狀態(tài)； SIGNAL current_state : State。 中間變量：當(dāng)前狀態(tài) SIGNAL next_state : State。 中間變量：下一狀態(tài) SIGNAL up : STD_LOGIC。 中間變量：上升下降狀態(tài) SIGNAL dor : STD_LOGIC。 中間變量：開門關(guān)門狀態(tài)BEGINP1:PROCESS(CLK) 狀態(tài)轉(zhuǎn)換進(jìn)程； BEGIN IF CLK39。EVENT AND CLK=39。139。 THEN 檢測(cè)時(shí)鐘上升沿 current_state = next_state。 END IF。 END PROCESS。 P2:PROCESS(reset,clk,current_state,up,button,floor) VARIABLE button_var: STD_LOGIC_VECTOR( 3 DOWNTO 0)。 VARIABLE floor_var : STD_LOGIC_VECTOR( 2 DOWNTO 0)。 VARIABLE cat : STD_LOGIC。 VARIABLE ca_time : STD_LOGIC_VECTOR(3 DOWNTO 0)。 BEGIN IF reset = 39。139。 THEN 復(fù)位處理，初始狀態(tài)為一層 next_state = S0。 position = 0001。 cat:=39。039。 ca_time:=0000。 up=39。Z39。 dor=39。039。 button_var( 3 DOWNTO 0):=0000。 floor_var(2 DOWNTO 0):=000。 ELSIF clk39。event and clk=39。139。 THEN 若無(wú)復(fù)位信號(hào)，則將外部按鈕信號(hào)存儲(chǔ)到7個(gè)變量之中； IF button(0) =39。139。 THEN button_var(0):=39。139。 ELSE NULL。 END IF。 IF button(1) =39。139。 THEN button_var(1):=39。139。 ELSE NULL。 END IF。 IF button(2) =39。139。 THEN button_var(2):=39。139。 ELSE NULL。 END IF。 IF button(3) =39。139。 THEN button_var(3):=39。139。 ELSE NULL。 END IF。 IF floor(0)=39。139。 THEN floor_var(0):=39。139。 ELSE NULL。 END IF。 IF floor(1)=39。139。 THEN floor_var(1):=39。139。 ELSE NULL。 END IF。 IF floor(2)=39。139。 THEN floor_var(2):=39。139。 ELSE NULL。 END IF。 IF cat=39。039。 THEN ca_time:=ca_time+1。 END IF。 開門，關(guān)門計(jì)時(shí)； CASE current_state IS WHEN S0 = 一樓狀態(tài)處理。 position = 0001。 cat:=39。039。 IF (button_var(0) or floor_var(0))=39。139。 THEN CASE ca_time IS WHEN 0011 = dor=39。139。 WHEN 1101 = dor=39。039。 button_var(0):=39。039。 floor_var(0):=39。039。 IF (floor_var(1) or floor_var(2))=39。139。 THEN next_state=S1U。 ca_time:=0000。 up=39。139。 ELSE next_state=S0。 ca_time:=0000。 END IF。 WHEN others = NULL。 END CASE。 ELSIF (button_var(1) OR button_var(2) or button_var(3) or floor_var(2) or floor_var(1))=39。139。 THEN next_state = S1U。 ca_time:=0000。 up = 39。139。 ELSE next_state = S0。 ca_time:=0000。 END IF。 WHEN S1U = 二樓上狀態(tài)處理； position = 0010。 cat:=39。039。 IF floor_var(1)=39。139。 THEN 二樓內(nèi)上升請(qǐng)求； CASE ca_time IS WHEN 0011 = dor=39。139。 WHEN1101= dor=39。039。 floor_var(1):=39。039。 IF (button_var(1) or button_var(3) or floor_var(2))=39。139。 THEN next_state=S2。 ca_time:=0000。 button_var(1):=39。039。 ELSIF ( button_var(0) or button_var(2) or floor_var(0))=39。139。 THEN