【導(dǎo)讀】FPGA是一種新興的高密。目前已成為一類(lèi)主要的可編程器件。FPGA器件作為系統(tǒng)控制的核心,其靈活的現(xiàn)。礎(chǔ)上還可以進(jìn)一步提高系統(tǒng)的性能。時(shí)基準(zhǔn)信號(hào),這里是周期為1/10s的計(jì)時(shí)脈沖。其次,除了對(duì)每一計(jì)數(shù)器需設(shè)置。因此秒表可由1個(gè)分頻器、4個(gè)十進(jìn)制計(jì)數(shù)器1/10. 秒、1秒、1分、1時(shí)以及3個(gè)六進(jìn)制計(jì)數(shù)器10秒、10分、10時(shí)組成,自主的完成,堅(jiān)決杜絕弄虛作假、抄襲剽竊等現(xiàn)象;圍繞所研究課題,對(duì)實(shí)驗(yàn)方案進(jìn)行論證。和修改,進(jìn)行實(shí)驗(yàn),并于3月底撰寫(xiě)出畢業(yè)論文初稿。答辯后根據(jù)答辯專(zhuān)家組意見(jiàn)再修改,推動(dòng)該潮流迅速發(fā)展的決定性因素就是使用了現(xiàn)代化的EDA設(shè)計(jì)工具。EDA技術(shù)中最為矚目的功能,即最具。的目標(biāo)器件進(jìn)行所謂邊界掃錨測(cè)試。CPLD/FPGA器件更廣泛的應(yīng)用及廠商間的競(jìng)爭(zhēng),使得普通的設(shè)計(jì)。人員獲得廉價(jià)的器件和EDA軟件成為可能。限于電路功能模擬的、純軟件范圍的局限,以最終實(shí)現(xiàn)可靠的硬件系統(tǒng)為目標(biāo),便的秒表就成為越來(lái)越多的人的選擇。本次設(shè)計(jì)的數(shù)字秒表是基于FPGA芯片,

　　

【正文】 10 進(jìn)制跟 6 進(jìn)制組合形成兩個(gè) 100 進(jìn)制計(jì)數(shù)器 ,兩個(gè) 60進(jìn)制計(jì)數(shù)器。其 6 進(jìn)制模塊的流程圖如圖 所示 : 圖 進(jìn)制模塊的流程圖 6 進(jìn)制模塊的外部端口圖如圖 所示 : 圖 6 進(jìn)制模塊的外部端口圖 各端口的作用如下 : CLK:時(shí)鐘信號(hào)輸入端。 CLR:清零信號(hào)輸入端。 ENA:使能信號(hào)輸入端。 CQ [3? 0]:數(shù)碼管驅(qū)動(dòng) 4 輸入端。 CARRY_OUT:進(jìn)位輸出端。 當(dāng) CLR 為高電平時(shí) ,說(shuō)明清零按鍵被按下 ,計(jì)數(shù)器清零。當(dāng) ENA 為高電平時(shí) ,說(shuō)明使能按鍵被按下 ,計(jì)數(shù)器開(kāi)始運(yùn)行。計(jì)數(shù)器的數(shù)字通過(guò) CQ[3? 0]輸入CD4511 去驅(qū)動(dòng)數(shù)碼管顯示出來(lái) ,當(dāng)計(jì)數(shù)器大于 5 時(shí) ,CARRY_OUT 產(chǎn)生一個(gè)進(jìn)位。 其仿真波形圖如圖 所示 : 圖 6 進(jìn)制模塊的仿真波形圖 由圖可知 :當(dāng) CLR 為低電平 ,ENA 為高電平 ,在時(shí)鐘信號(hào)輸入下 ,計(jì)數(shù)器正常運(yùn)行。當(dāng) CQ[3? 0]為 5 時(shí) ,CARRY_OUT 產(chǎn)生一個(gè)進(jìn)位。 10 進(jìn)制模塊的原理與 6 進(jìn)制相同 ,其外部端口如圖 所示 : 圖 10 進(jìn)制模塊的外部端口圖 其端口作用與 6 進(jìn)制相同 ,只不過(guò)是 CQ[3? 0]計(jì)數(shù)值大于 9,CARRY_OUT才產(chǎn)生一個(gè)有效的進(jìn)位。 10 進(jìn)制模塊的仿真波形圖如圖 所示 : 譯碼顯示電路模塊 在數(shù)字電路系統(tǒng)中 ,人們常常需要將數(shù)字電路中表示數(shù)字、文字、符號(hào)的二進(jìn)制代碼翻譯成人們習(xí)慣的形式 ,并且使其直觀地顯示出來(lái)以便直接讀數(shù)。為了能夠直觀地顯示數(shù)字電路系統(tǒng)中的有關(guān)數(shù)據(jù) ,人們常常使用一種被稱(chēng)為七段數(shù)碼管。 七段字符顯示器的基本原理是將所要顯示的數(shù)字翻譯成構(gòu)成該電路中可發(fā)光二極管的驅(qū)動(dòng)信號(hào) ,因此也可以將其視為一種譯碼電路。常見(jiàn)的七段字符顯示器有四個(gè)輸入信號(hào) A0、 A A2 和 A3,用來(lái)表示 0000 到 1111,即表示十六進(jìn)制中的 0 到 F。同時(shí)它有七個(gè)輸出信號(hào) ,分別用 A、 B、 C、 D、 E、 F、 G 來(lái)表示 ,決定可發(fā)光二極管的狀態(tài)。一般規(guī)定 ,輸出信號(hào)為‘ 1’時(shí)表示它所控制的可發(fā)光二極管為點(diǎn)亮狀態(tài) 。輸出信號(hào)為‘ 0’時(shí)表示它所控制的可發(fā)光二極管為熄滅狀態(tài)。 在本次設(shè)計(jì)中我將采用數(shù)碼管靜態(tài)顯示電路的來(lái)設(shè)計(jì) ,其中 7 段數(shù)碼管顯示器由 7 根顯示數(shù)碼管組成 ,對(duì)每一碼管 ,用一位二進(jìn)制表示。若該數(shù)碼管的為共陰極數(shù)碼管 ,則該位為 1 時(shí) ,表示此數(shù)碼管發(fā)光 ,如為 0,表示此數(shù)碼管不發(fā)光 ,對(duì) 7 個(gè)數(shù)碼管進(jìn)行編號(hào)。共陽(yáng)極數(shù)碼管則正好相反。 顯示譯碼 電路 :將用于顯示 BCD 碼數(shù)據(jù)進(jìn)行譯碼 ,計(jì)時(shí)電路的結(jié)果的 8 位BCD 碼輸出端 Q 經(jīng)外部的譯碼電路后用于選擇對(duì)應(yīng)計(jì)時(shí)結(jié)果顯示數(shù)碼管的公共端。 第 四 章 硬件模塊介紹 FPGA 的簡(jiǎn)介 FPGA 是英文 Field Programmable Gate Array 的縮寫(xiě) ,即現(xiàn)場(chǎng)可編程門(mén)陣列 ,它是在 PAL、 GAL、 EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路 (ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的 ,既解決了定制電路的不足 ,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 FPGA 采用了邏輯單元陣列 LCA(Logic Cell Array)這樣一個(gè)新概念 ,內(nèi)部包括可配置邏輯模塊 CLB(Configurable Logic Block)、輸出輸入模塊 IOB(Input Output Block)和內(nèi)部連線(xiàn) (Interconnect)三個(gè)部分。 FPGA 的基本特點(diǎn)主要有 : (1) 采用 FPGA 設(shè)計(jì) ASIC 電路 ,用戶(hù)不需要投片生產(chǎn) ,就能得到合用的芯片。 (2) FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 (3) FPGA 內(nèi)部有豐富的觸發(fā)器和 I/O 引腳。 (4) FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 5FPGA 采用高速 CHMOS 工藝 ,功耗低 ,可以與 CMOS、 TTL 電平兼容。可以說(shuō) ,FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。目前 FPGA的品種很多 ,有 XILINX 的 XC 系列、 TI 公司的 TPC 系列、 ALTERA 公司的 CYCLONE系列等。 FPGA 是由存放在片內(nèi) RAM 中的程序來(lái)設(shè)置其工作狀態(tài)的 ,因此 ,工作時(shí)需要對(duì)片內(nèi)的 RAM 進(jìn)行編程。用戶(hù)可以根據(jù)不同的配置模式 ,采用不同的編程方式。加電時(shí) ,FPGA 芯片將 EPROM 中 數(shù)據(jù)讀入片內(nèi)編程 RAM 中 ,配置完成后 ,FPGA進(jìn)入工作狀態(tài)。掉電后 ,FPGA 恢復(fù)成白片 ,內(nèi)部邏輯關(guān)系消失 ,因此 ,FPGA 能夠反復(fù)使用。 FPGA 的編程無(wú)須專(zhuān)用的 FPGA 編程器 ,只須用通用的 EPROM、 PROM 編程器即可。當(dāng)需要修改 FPGA 功能時(shí) ,只需換一片 EPROM 即可。這樣 ,同一片 FPGA,不同的編程數(shù)據(jù) ,可以產(chǎn)生不同的電路功能。因此 ,FPGA 的使用非常靈活。 FPGA 有多種配置模式 :并行主模式為一片 FPGA 加一片 EPROM 的方式 。主從模式可以支持一片 PROM編程多片 FPGA。串行模式可以采用串行 PROM編程 FPGA。外設(shè)模式可以將 FPGA 作為微處理器的外設(shè) ,由微處理器對(duì)其編程。 因此在此次設(shè)計(jì)中我選用的是 ALTERA 公司的 Cyclone II 系列的EP2C5T144C8N[7]。 CD4511 的簡(jiǎn)介 在本次設(shè)計(jì)中 ,我采用 CD4511 作為數(shù)碼管的譯碼芯片。 CD4511 是一個(gè)用于驅(qū)動(dòng)共陰極數(shù)碼管 (顯示器 )的 BCD 碼 ??七段碼譯碼器 ,其特點(diǎn)是 :具有 BCD 轉(zhuǎn)換、消隱和鎖存控制、七段譯碼及驅(qū)動(dòng)功能 ,可直接驅(qū)動(dòng) LED 顯示器。 其功能介紹如下 : BI:4 腳是消隱輸入控制端 ,當(dāng) BI0 時(shí) ,不管其它輸入 端狀態(tài)如何 ,七段數(shù)碼管均處于熄滅 (消隱 )狀態(tài) ,不顯示數(shù)字。 LT:3腳是測(cè)試輸入端 ,當(dāng) BI1,LT0 時(shí) ,譯碼輸出全為 1,不管輸入 DCBA 狀態(tài)如何 ,七段均發(fā)亮 ,顯示“ 8”。它主要用來(lái)檢測(cè)數(shù)碼管是否損壞。 LE:鎖定控制端 ,當(dāng) LE0 時(shí) ,允許譯碼輸出。 LE1 時(shí)譯碼器是鎖定保持狀態(tài) ,譯碼器輸出被保持在 LE0 時(shí)的數(shù)值。 A、 B、 C、 D 為 8421BCD 碼輸入端。 a、 b、 c、 d、 e、 f、 g:為譯碼輸出端 ,輸出為高電平 1 有效 [6]。 其工作真值表如圖 所示。 圖 CD4511 工作真值表 第 五 章 硬件調(diào)試 Quartus II 的簡(jiǎn)介 Quartus II 是 Altera 公司提供的 FPGA/CPLD 開(kāi)發(fā)集成環(huán)境 ,Altera 公司是世界上最大的可編程邏輯器件供應(yīng)商只有。 Quartus II 在 21 世紀(jì)初推出 ,七界面友好 ,使用便捷。在 Quartus II 上可以完成設(shè)計(jì)輸入、綜合、布線(xiàn)布局 (適配 )、仿真、下載和硬件測(cè)試這個(gè)流程 ,它提供了一種魚(yú)結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境 ,使設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。 Altera 公司的 Quartus II 提供了完整的多平臺(tái)設(shè)計(jì)環(huán) 境 ,能滿(mǎn)足各種特定設(shè)計(jì)的需要 ,也是單芯片可編程系統(tǒng) (SOPC)設(shè)計(jì)的綜合性環(huán)境和 SOPC 開(kāi)發(fā)的基本設(shè)計(jì)工具 ,并為 Altera DSP開(kāi)發(fā)包進(jìn)行系統(tǒng)模型設(shè)計(jì)提供了集成綜合環(huán)境。 Quartus II 設(shè)計(jì)工具完全支持VHDL、 Verilog 的設(shè)計(jì)流程 ,其內(nèi)部嵌有 VHDL、 Verilog 邏輯綜合器。 Quartus II也可以利用第三方的綜合工具 ,如 Leonardo Spectrum、 Synplify Pro、 FPGA Compiler II ,并能直接調(diào)用這些工具。同樣 ,Quartus II 具備仿真功能 ,同時(shí)也支持 第三方的仿真工具 ,如 ModelSim。此外 ,Quartus II 與 MATLAB 和 DSP Buider 結(jié)合 ,可以進(jìn)行基于 FPGA 的 DSP 系統(tǒng)開(kāi)發(fā)和數(shù)字通信模塊的開(kāi)發(fā)。 Quartus II 包括模塊化的編譯器。編譯器包括的功能模塊有分析 /綜合器 (Analysis amp。 Synthesis)、適配器 (Fitter)、裝配器 (Assembler)、時(shí)序分析器 (Timing Analyzer)、設(shè)計(jì)輔助模塊 (Design Assistant)、 EDA 網(wǎng)表文件生成器 (EDA Nettles Writer)、編 輯數(shù)據(jù)接口 (Compiler Database Interface)等。可以通過(guò)選擇 Start Compilation 來(lái)運(yùn)行所有的編譯器模塊 ,也可以通過(guò)選擇Start 單獨(dú)運(yùn)行各個(gè)模塊。還可以通過(guò)選擇 Compiler Tool(Tools 菜單 ),在Compiler Tool 窗口中運(yùn)行