數(shù)字濾波器設(shè)計(jì)方案-資料下載頁
2025-05-14 01:25本頁面
【正文】 通濾波器截止頻率的波形通過模型時(shí)，將會(huì)被濾除。6 總結(jié)本次基于FPGA的FIR數(shù)字低通濾波器的設(shè)計(jì)最終能實(shí)現(xiàn)對(duì)通過濾波器的高頻信號(hào)的濾除，在這一設(shè)計(jì)過程中加深自己對(duì)于FPGA技術(shù)以及DSP數(shù)字信號(hào)處理的知識(shí)的了解，有著很大的幫助。本設(shè)計(jì)利用FPGA軟件設(shè)計(jì)工具Quartus II中的DSP Builder濾波器模塊和MATLAB中的FDATool濾波器模塊相結(jié)合，遵照DSP Builder設(shè)計(jì)規(guī)則，表現(xiàn)出了FPGA實(shí)現(xiàn)DSP的特點(diǎn)。同時(shí)也考慮到了兩者不兼容之處，通過合理的轉(zhuǎn)換加以處理。在本文中對(duì)本次設(shè)計(jì)的各個(gè)模塊進(jìn)行了詳細(xì)的分析與說明，其中重點(diǎn)部分是FIR低通濾波器模型的建立，并附加以仿真演示和結(jié)果分析，次要闡述FPGA技術(shù)以及DSP數(shù)字信號(hào)處理，涵蓋了兩者之間聯(lián)系，使之一目了然。同時(shí)本文也闡明了個(gè)別模塊的參數(shù)設(shè)置調(diào)整，以及其對(duì)于濾波器的作用。使本文層次清楚明了，易于理解。在仿真結(jié)束后，我也對(duì)硬件可能的實(shí)施做了一定的研究。首先要將仿真中用到的FIR濾波器模型進(jìn)行調(diào)整。按照直接數(shù)字頻率合成(DDS)原理，在FPGA內(nèi)部產(chǎn)生兩個(gè)不同頻率正弦波的疊加信號(hào)作為FIR濾波器的輸入，并加入SignalTap模塊采集FPGA內(nèi)部信號(hào)。接著對(duì)新模型進(jìn)行編譯，生成Quartus II項(xiàng)目。再利用Quartus II軟件進(jìn)行引腳鎖定，全編譯生成下載文件并下載到DE2開發(fā)板。最后就可以利用SignalTap II Logic Analyzer觀察FPGA內(nèi)部信號(hào)并驗(yàn)證設(shè)計(jì)的正確性了。從本次完成設(shè)計(jì)的過程中，我也發(fā)現(xiàn)了自身能力上的許多不足。首先是對(duì)于軟硬件的熟練掌握情況；其次是雖然本設(shè)計(jì)有很多優(yōu)勢，但在很多功能上依然有很大的發(fā)展空間；最后是有待提高創(chuàng)新思維的能力。從選題到設(shè)計(jì)到最后的完成報(bào)告，期間的過程是漫長的，我也受益匪淺。整個(gè)設(shè)計(jì)使我主要對(duì)FPGA技術(shù)有了一個(gè)較為充分的學(xué)習(xí)與探究，以及對(duì)于其發(fā)展趨勢有了一個(gè)全方面的認(rèn)識(shí)。對(duì)于我今后的學(xué)習(xí)或者是工作一定會(huì)有很大的幫助。參考文獻(xiàn)[1] 馬建國，孟憲元. 電子設(shè)計(jì)自動(dòng)化技術(shù)基礎(chǔ)[M].北京：清華大學(xué)出版社, 2004[2] 孟憲元，錢偉康. FPGA嵌入式系統(tǒng)設(shè)計(jì)[M].北京：電子工業(yè)出版社, 2007 [3] Michael . Verilog HDL高級(jí)數(shù)字設(shè)計(jì)[M].北京：電子工業(yè)出版社, 2005[4] 徐光輝，程?hào)|旭，黃如等. 基于FFGA的嵌入式開發(fā)和應(yīng)用[M].北京：電子工業(yè)出版社，2006[5] Steve Kilts. Advanced FPGA Design[M].New York：WileyIEEE Press, 2007[6] ,. 超大規(guī)模集成電路設(shè)計(jì)基礎(chǔ)—系統(tǒng)與電路[M].北京：科學(xué)出版社，1993[7] 劉明彰. 基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)[M].北京：國防出版社, 2007[8] 夏宇聞. Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京：北京航空航天大學(xué)出版社, 2003[9] Altera Corpoation，San Jose,CA. DSP Builder User Guide［EB/OL］，2007 [10] Altera Corpoation. Stratix Device［EB/OL］，2004[11] 潘松，黃繼業(yè)，王國棟. 現(xiàn)代DSP技術(shù)[M].西安：西安電子科技大學(xué)出版社，2003[12] 任愛鋒，初秀琴，常存，孫肖子. 基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)[M].西安：西安電子科技大學(xué)出版社，2004[13] 張志剛. FPGA與SOPC設(shè)計(jì)教程—DE2實(shí)踐[M].西安：西安電子科技大學(xué)出版社，2003[14] 程佩青. 數(shù)字信號(hào)處理教程（第三版）[M].北京：清華大學(xué)出版社，2007[15] 褚振勇，翁木云. FPGA設(shè)計(jì)及應(yīng)用[M].西安：西安電子科技大學(xué)出版社，2002致謝本設(shè)計(jì)及學(xué)位論文是在我的導(dǎo)師張葵老師的悉心指導(dǎo)下逐步完成的。在幾個(gè)月的學(xué)習(xí)和研究中，起初對(duì)FPGA一無所知，對(duì)設(shè)計(jì)所需要使用到的幾款軟件更是一籌莫展，后來在張老師的幫助和指導(dǎo)下，我閱讀了大量的資料和書籍，最終對(duì)其有了初步的認(rèn)識(shí)與了解。在逐步的努力下，我掌握了整個(gè)設(shè)計(jì)的基本框架與系統(tǒng)理論。本設(shè)計(jì)將FPGA技術(shù)與FIR低通濾波器相結(jié)合，最終通過FPGA實(shí)現(xiàn)了FIR低通濾波器的作用。從選題到初稿的修改再到定稿的完成，在此過程中遇到了很多障礙和難題，但在老師和同學(xué)的幫助下，都被一一攻破了。在此向幫助和指導(dǎo)過我的各位老師及同學(xué)表示最誠摯的感謝！同時(shí)也要感謝這篇論文所涉及到的各位學(xué)者。本文引用了數(shù)位學(xué)者的研究文獻(xiàn)，如果沒有各位學(xué)者的研究成果的幫助和啟發(fā)，我將很難完成本篇論文的寫作。最后，我要向在百忙之中抽時(shí)間對(duì)本文進(jìn)行審閱、評(píng)議和參加本人論文答辯的各位師長表示衷心的感謝！大學(xué)四年來，從一開始的懵懂無知，到接下去的稍有起色，后知后覺的我總是晚了同學(xué)們一步?？墒窃陔娦畔蹈魑焕蠋煹年P(guān)心教導(dǎo)下，我最終還是被拉出了深淵。雖然很多地方還不盡如人意，好在已經(jīng)踏上正軌，可以說電信系的每一位老師，輔導(dǎo)員都幫助過我。寫下心聲，寥寥幾行文字遠(yuǎn)不能表達(dá)我心中的發(fā)自肺腑的感激之情。在今后新的征程中，無論面臨多大的困難，我也將懷抱著感激、懷抱著情誼、懷抱著責(zé)任、懷抱著期望和夢想，堅(jiān)定、自信地走下去。即將離開天華，對(duì)于我來說又是個(gè)全新的起點(diǎn)。如今才發(fā)現(xiàn)校園處處有美好。在今后的學(xué)習(xí)，生活，工作中，我一定會(huì)用對(duì)待這次畢業(yè)設(shè)計(jì)的態(tài)度去面對(duì)每一件事情。最后，再次至上崇高的敬意和謝意。附錄附錄1 FIR濾波器仿真模型圖附錄2 FIR濾波器測試模型圖附錄3 FPGA定點(diǎn)數(shù)轉(zhuǎn)換程序a=[ ]。coe_low_pass=round(a*1024)；39
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1