數(shù)字濾波器設(shè)計方案-wenkub
2023-05-29 01:25:43 本頁面
【正文】 ATOM Netlist產(chǎn)生Quartus II生成編程文件（.pof，.sof）下載至硬件 DSP Builder設(shè)計流程圖DSP Builder設(shè)計規(guī)則遵循以下三點：（1） 位寬設(shè)計規(guī)則在Simulink中，所有數(shù)據(jù)是利用雙精度（double）來表示的，它是64位二進制的補碼浮點數(shù)，而雙精度數(shù)對FPGA是不可行的。DSP Builder依賴于Math Works公司的數(shù)學(xué)分析工具MATLAB/Simulink，以Simulink的Blockset出現(xiàn)，可以在Simulink中進行圖形化設(shè)計和仿真，同時又通過Signal Compiler可以把MATLAB/Simulink的設(shè)計文件（.mdl）轉(zhuǎn)成相應(yīng)的硬件描述語言VHDL設(shè)計文件（.vhd）,以及用于控制綜合與編譯的TCL腳本。(2) 重構(gòu)的靈活性：FPGA的硬件可再配置特性使其實現(xiàn)的高性能DSP具有極大的靈活性，對于所設(shè)想的算法可以用專門的定制結(jié)構(gòu)實現(xiàn)；(3) 最佳的性價比：隨著半導(dǎo)體工藝的線寬進一步縮小，器件規(guī)模增加，F(xiàn)PGA價格不斷降低，可以花費低的成本實現(xiàn)設(shè)計系統(tǒng)的集成化。對系數(shù)進行量化并選取適當運算結(jié)構(gòu)后，便可以采用FPGA來實現(xiàn)DSP系統(tǒng)了。所以必須將系數(shù)，進行量化，以有限長的二進制數(shù)的形式表示。一般情況下，DSP就是把輸入序列通過一定的運算變換成輸出序列。DSP系統(tǒng)的時鐘速率與它的采樣率一般是不相同的。關(guān)鍵通道的計算時間決定一個DSP系統(tǒng)的最小可處理的時鐘周期或最大的時鐘頻率。DSP系統(tǒng)根據(jù)每秒處理的采樣率，用采樣率來表征，也稱為流量。但是，一旦硬件達到所要求的采樣率，就沒有必要提高計算的執(zhí)行速度了。3 FPGA DSP系統(tǒng)設(shè)計分析 DSP的基本概念數(shù)字信號處理(DSP)技術(shù)的迅速發(fā)展，已經(jīng)廣泛應(yīng)用于3G通信，網(wǎng)絡(luò)會議，多媒體系統(tǒng)，雷達聲納，醫(yī)學(xué)儀器，實時圖像識別以及民用電器等，而且所有這一切在功能實現(xiàn)，性能指標與成本方面都在不斷增加其要求。 FIR數(shù)字濾波器的設(shè)計方法FIR濾波器設(shè)計方法以直接逼近所需離散時間系統(tǒng)的頻率響應(yīng)為基礎(chǔ)。應(yīng)用最廣的是線性、時不變數(shù)字濾波器，以及FIR濾波器。它可以是時不變的或時變的、因果的或非因果的、線性的或非線性的。為得到模擬信號，數(shù)字濾波器處理的輸出數(shù)字信號須經(jīng)數(shù)模轉(zhuǎn)換、平滑。由于電子計算機技術(shù)和大規(guī)模集成電路的發(fā)展，數(shù)字濾波器已可用計算機軟件實現(xiàn)，也可用大規(guī)模集成數(shù)字硬件實時實現(xiàn)。2 FIR數(shù)字濾波器的理論研究及分析 數(shù)字濾波器的理論基礎(chǔ)數(shù)字濾波器是通過對數(shù)字信號的運算處理，改變信號頻譜，完成濾波作用的算法或裝置。進行設(shè)計仿真時，既可以利用Quartus II軟件自己的仿真工具，也可以利用如ModelSim等第三方仿真工具。Quartus II是Altera公司在2001年推出的第四代開發(fā)工具，是一個集成化的多平臺設(shè)計環(huán)境，能夠直接滿足特定的設(shè)計需要，在FPGA和CPLD設(shè)計各個階段都提供了工具支持，并為可編程片上系統(tǒng)（SOPC）提供全面的設(shè)計環(huán)境，是一個系統(tǒng)級的高效的EDA設(shè)計工具。Altera的FPGA開發(fā)工具已經(jīng)經(jīng)歷了四代。Quartus II是Altera公司在2001年推出的第四代開發(fā)工具，是一個集成化的多平臺設(shè)計環(huán)境，能夠直接滿足特定設(shè)計需要，在FPGA和CPLD設(shè)計各個階段都提供了工具支持，并為可編程片上系統(tǒng)(SOPC)提供全面的設(shè)計環(huán)境，是一個系統(tǒng)級的高效的EDA設(shè)計工具。Altera的FPGA開發(fā)工具已經(jīng)經(jīng)歷了四代。因此，發(fā)展國內(nèi)FPGA產(chǎn)業(yè)不是要不要的問題，而是怎么發(fā)展的問題。自1985年問世以來，F(xiàn)PGA從集成電路與系統(tǒng)家族一個不起眼的小角色逐漸成為電子設(shè)計領(lǐng)域的重要器件。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個部分。數(shù)字濾波器的好壞對相關(guān)的眾多工程技術(shù)領(lǐng)域影響很大，一個好的數(shù)字濾波器會有效的推動眾多的工程技術(shù)領(lǐng)域改造和學(xué)科發(fā)展。為得到模擬信號，數(shù)字濾波器處理的輸出數(shù)字信號須經(jīng)數(shù)模轉(zhuǎn)換、平滑。而數(shù)字濾波器在這門學(xué)科中占有很重要的地位。上世紀60年代，數(shù)字信號處理在理論層上發(fā)展迅猛。數(shù)字濾波器設(shè)計方案 課題的目的和意義在當今的生活中，身邊的工程技術(shù)領(lǐng)域越來越受到關(guān)注。其體系和框架逐漸成熟，如今，數(shù)字信號處理已經(jīng)成為一門完整的學(xué)科。數(shù)字濾波器是一個離散時間系統(tǒng)（按預(yù)定的算法，將輸入離散時間信號要求的輸出離散時間信號的轉(zhuǎn)換為所特定功能裝置）。數(shù)字濾波器具有高精度、高可靠性、可程控改變特性或復(fù)用、便于集成等優(yōu)點。所以對數(shù)字濾波器的工作原理，硬件結(jié)構(gòu)和實現(xiàn)方法進行研究具有一定的意義。 現(xiàn)場可編程門陣列（FPGA）是可編程器件。它極大地提高了設(shè)計靈活性并縮短了產(chǎn)品上市時間，在通信、工業(yè)控制、航空領(lǐng)域中廣泛應(yīng)用。國內(nèi)IC企業(yè)介入FPGA的時間并不長，多數(shù)公司還處于學(xué)習(xí)階段。從最初的基于DOS的A+Plus，發(fā)展到Max+Plus，1991年推出基于Windows的開發(fā)工具Max+Plus II。而且，隨著器件結(jié)構(gòu)和性能的不斷提高，器件集成度的不斷擴大，Altera始終能夠同步推出與之相適應(yīng)的開發(fā)工具，滿足了設(shè)計者的要求，近年來一直保持著一年一個新版本的更新進度。從最初的基于DOS的A+Plus，發(fā)展到Max+Plus，1991年推出基于Windows的開發(fā)工具Max+Plus II。而且，隨著器件結(jié)構(gòu)和性能的不斷提高，器件集成度的不斷擴大，Altera始終能夠同步推出與之相適應(yīng)的開發(fā)工具，滿足了設(shè)計者的要求，近年來一直保持這一年一個新版本的更新進度。Quartus II軟件除了進行基于FPGA的一般的數(shù)字系統(tǒng)開發(fā)外。數(shù)字濾波器由數(shù)字乘法器、加法器和延時單元組成的一種算法或裝置。 數(shù)字濾波器是一個離散時間系統(tǒng)（按預(yù)定的算法，將輸入離散時間信號轉(zhuǎn)換為所要求的輸出離散時間信號的特定功能裝置）。數(shù)字濾波器具有高精度、高可靠性、可程控改變特性或復(fù)用、便于集成等優(yōu)點。應(yīng)用最廣的是線性、時不變數(shù)字濾波器，以及FIR濾波器。FIR濾波器：有限長單位沖激響應(yīng)濾波器，是數(shù)字信號處理系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時具有嚴格的線性相頻特性，同時其單位抽樣響應(yīng)是有限長的，因而濾波器是穩(wěn)定的系統(tǒng)。設(shè)計方法過去主要包括窗函數(shù)法和最優(yōu)化方法（等同波紋法）。數(shù)字信號處理與模擬信號處理相比有許多優(yōu)點，如相對于溫度和工藝的變化，數(shù)字信號要比模擬信號更穩(wěn)健，在數(shù)字表示中可以改變
公司管理相關(guān)推薦
鄂ICP備17016276號-1