【正文】 以下特點[24]:1．接口方便：DSP應用系統(tǒng)與其他以現(xiàn)代數(shù)字技術(shù)為基礎的系統(tǒng)或設備都是相互兼容的，這樣的系統(tǒng)接口以實現(xiàn)某種功能要比模擬系統(tǒng)與這些系統(tǒng)接口要容易得多。2．編程方便：DSP應用系統(tǒng)中的可編程DSP芯片，能靈活方便地進行修改和升級。3．穩(wěn)定性好：DSP應用系統(tǒng)以數(shù)字處理為基礎，受環(huán)境溫度及噪聲的影響較小、可靠性高，無器件老化現(xiàn)象。4．精度高：16位數(shù)字系統(tǒng)可以達到105級的精度。5．可重復性好：模擬系統(tǒng)的性能受元器件參數(shù)性能變化的影響比較大，而數(shù)字系統(tǒng)基本不受影響，因此數(shù)字系統(tǒng)便于測試、調(diào)試和大規(guī)模生產(chǎn)。6．集成方便：DSP應用系統(tǒng)中的數(shù)字部件有高度的規(guī)范性，便于大規(guī)模集成。當然，數(shù)字信號處理也存在一些缺點。例如，對于簡單信號處理任務，若采用DSP則使成本增加。DSP系統(tǒng)中的高速時鐘可能帶來高頻干擾和電磁泄漏等問題，而且DSP系統(tǒng)消耗的功率也較大。此外，DSP技術(shù)更新速度快，對于數(shù)學知識要求高，開發(fā)和測試工具還有待進一步完善。 DSP系統(tǒng)的設計流程一個DSP系統(tǒng)的設計過程大概要有以下幾個步驟。1．根據(jù)系統(tǒng)的任務要求，確定系統(tǒng)處理精度要求、速度要求、實時性要求等性能指標。2．根據(jù)系統(tǒng)的要求進行高級語言的算法模擬，比如使用MATLAB等仿真工具，驗證算法的可行性，得出最佳的處理方法。3．DSP的系統(tǒng)設計，主要分為硬件設計和軟件設計。硬件設計是指根據(jù)系統(tǒng)要求選擇合適的DSP芯片，然后設計相應的外圍電路。軟件設計主要是指根據(jù)系統(tǒng)的要求和選用的DSP芯片編寫相應的程序。程序的編寫可以使用匯編語言，匯編語言編寫的程序效率高，但比較煩雜；也可采用C語言，DSP的C語言基本上是標準C語言，編寫比較簡單，但效率低。在實際系統(tǒng)開發(fā)時往往是兩種語言結(jié)合編寫，在算法運算量大的地方使用匯編語言，在運算量小的地方使用C語言，這樣既能縮短軟件的開發(fā)周期，提高程序的可讀性和可移植性，又滿足了系統(tǒng)的實時性要求。本文的設計采用匯編語言編寫、設計軟件程序。 DSP系統(tǒng)的開發(fā)工具CCS，即 Code Composer Studio，是TI公司在 1999年推出的一個開放、具有強大集成開發(fā)環(huán)境。它最初是由GO DSP公司為TI的C6000系列DSP開發(fā)的。在TI收購了 GO DSP后，將CCS擴展到了其他系列[26]?，F(xiàn)在所有TI的DSP都可以使用CCS進行開發(fā)，但是其中的DSP/BIOS功能只有C5000和C6000的CCS中才提供[38]。以前的DSP軟件開發(fā)都是在一個分散的開發(fā)環(huán)境下進行，程序的編寫、代碼的生成以及調(diào)試等都是要通過命令來完成，類似于以前的DOS，十分煩雜。而CCS的出現(xiàn)是DSP開發(fā)軟件的一次革命性的變化。CCS主要由代碼生成工具、CCS集成開發(fā)環(huán)境、DSP/BIOS和API函數(shù)以及RTDX組成。1．CCS主要特點：集成可視化代碼編輯界面，可以方便地直接編寫C、匯編、.h文件、.cmd文件等；集成代碼生成工具，包括匯編器、優(yōu)化的C編譯器和連接器等；具有完整的基本調(diào)試工具，可以載入執(zhí)行文件(.out)，查看寄存器窗口、存儲器窗口和變量窗口、反匯編窗口等，支持在C源代碼級進行調(diào)試；支持多片DSP聯(lián)合調(diào)試；斷點工具，支持硬件斷點、數(shù)據(jù)空間讀/寫斷點、條件斷點等；探針工具，用于進行算法仿真，數(shù)據(jù)監(jiān)視等；剖析工具，用于評估代碼執(zhí)行的時間；數(shù)據(jù)圖形顯示工具，可繪制時域/頻域波形、眼圖、星座圖等，并可以自動刷新；提供GEI二工具，用戶可以根據(jù)需要編寫自己的控制面板/菜單，從而方便直觀地修改變量，配置參數(shù)。2．DSP/BIOS和API函數(shù)以及RTDX插件DSP/BIOS(Basic Input Output System)和API(Application Program Interface)函數(shù)為CCS的主要插件之一。DSP/BIOS可以看作是一個準實時操作系統(tǒng)，支持TI DSP芯片的各種實時操作系統(tǒng)都是以DSP/BIOS作為底層軟件，為嵌入式應用提供基本的運行服務。并且，它還能實時獲取目標機的信息，并將其傳遞給主機上的BIOScope工具，對應用程序進行實時分析[28]。RTDX(Real Time Data Exchange)插件是CCS中另一個十分重要的插件。實時數(shù)據(jù)交換技術(shù)為CCS提供了一個實時、連續(xù)的可視環(huán)境，開發(fā)人員可以看到DSP應用程序工作的真實過程。RTDX允許系統(tǒng)開發(fā)者在不停止運行目標應用程序的情況下在計算機和DSP芯片之間傳輸數(shù)據(jù)，同時還可以在主機上利用對象鏈接嵌入(OLE)技術(shù)分析和觀察數(shù)據(jù)[29]。RTDX可以在 DSP/BIOS中使用，也可以脫離DSP/BIOS使用。由于CCS中的Simulator不支持RTDX，所以必須在連接有硬件仿真器或目標板的Emulator下使用[40]。 FIR濾波器的DSP實現(xiàn)DSP的實現(xiàn)過程主要包括：對MATLAB設計的系數(shù)進行量化、在CCS環(huán)境下進行匯編語言編程調(diào)試和程序的下載。 系數(shù)量化通過MATLAB計算的h(n)為雙精度浮點數(shù)，而DSP中的存儲器和寄存器如DSP5416只有16bit，為了使經(jīng)過MATLAB模擬的算法能夠適用于DSP，需要對系數(shù)進行量化處理[27][30]，即進行浮點數(shù)到定點數(shù)的轉(zhuǎn)換。將MATLAB設計的系數(shù)經(jīng)過量化處理后，保存為DSP程序的頭文件。量化過程如圖41所示。經(jīng)過量化后的系數(shù)如下：81，22，126，267，239，42，461，700，432，381，1316，1614，593，1859，7781，8847，7781，5060， 1859，593，1614，1316，381，432，700，461，42，239，267，126，22，81圖41 系數(shù)量化過程 量化誤差量化誤差指實際模擬值同用來表示模擬值的數(shù)字之間的差別。當實際模擬值落入兩個量化層次之間時，便會產(chǎn)生量化誤差。量化過程實際是一個近似的過程，所以量化誤差有時又被稱為量化噪聲，所以采用正確的量化方式所造成的誤差可在接收范圍內(nèi)。圖42(a)和42(b)分別給出了量化后的FIR濾波器的幅頻和相頻特性曲線，與圖33量化前的FIR濾波器的幅頻和相頻特性曲線相比較可見，量化所帶來的誤差在要求的范圍之內(nèi)，所以基于上述系數(shù)的濾波器設計是可行的。圖42(a) 量化后的FIR濾波器的幅頻特性曲線圖42(b) 量化后的FIR濾波器的相頻特性曲線 FIR數(shù)字濾波器的實現(xiàn)結(jié)構(gòu)在FIR數(shù)字濾波器的幾種實現(xiàn)結(jié)構(gòu)中，直接型結(jié)構(gòu)簡單直觀，乘法運算量較少，本文也采用這種實現(xiàn)結(jié)構(gòu)，其結(jié)構(gòu)框圖如圖43所示。圖43 FIR數(shù)字濾波器的直接型結(jié)構(gòu) FIR匯編程序及CCS調(diào)試 1．編制的FIR低通濾波器的匯編程序[36][37][38](文件名:)如下：；TEXAS INSTRUMENTS INCORPORATED ．mmregs ．def begin,NN ．set 32 ；THE length OF fir filtering coffK_FIR_BFFR ．set N 。the N tap FIR coefficients ．set fir_coff。filter coefficientsCOFF_TABLE ．include lowpass\\ FIR_DP ．usect fir_vars.0d_filin ?。畊sectfir_vars.1d_filout ．usect fir_vars.1 d_data_buffer ．usect fir_bfr.N。buffer size for the filter ?。甦ef fir_task。perform FIR filtering ?。甦ef begin；_______________________________________________________________________________；Functional Description；This routine initializes circular buffers both for data and coeffs.；？ ．a(chǎn)sg ．a(chǎn)sg ．a(chǎn)sg begin ．sectfir_prog SSBX OVM SSBX FRCT SSBX SXM RPTZ A.K_FIR_BFFR STL A.*FIR_DATA_P+ ；reset the buffer；；Functional Description；；This subroutine performs FIR filtering using MAC instruction.；accumulator A(filter output)=h(n)*x(n1) for l=0，1，2.....32； ．a(chǎn)sg ．a(chǎn)sg ．sect fir_progfir_task： STM STM INLOOP： NOP STM STM LD * ??；load the input valuefir_filter： STL A.*FIR_DATA_P 　 ；replace oldest sample with　newest sampleNOP RPTZ A.(K_FIR_BFFR1) 　MAC *FIR_DATA_P+.*FIR_COFF_P+.A；filtering 　 STH A.*OUTBUF_P ；output the result of the filtering STM d_data_buffer+ RPTZ A.(K_FIR_BFFR2) DELAY*FIR_DATA_P ；x(n16)=x(n15)，x(n15)=x(n14)，…fir_filter_loop B INLOOP2．程序的編譯、連接和調(diào)試在CCS環(huán)境下對所編制的匯編程序進行匯編、連接，生成DSP芯片的可執(zhí)行文件代碼[27]。匯編、連接的當前工程如圖44所示。圖44 程序的編譯和連接圖44顯示：“Build plete：0 errors，0warning，0remarks”。即程序的編譯和連接成功。 FIR濾波器的DSP實現(xiàn)將編譯產(chǎn)生的可執(zhí)行文件下載到DSP芯片中，經(jīng)過運行得到如圖45(b)所示的輸出信號頻譜圖，圖45(a)為輸入信號的頻譜圖。圖45(a)包括：fff3三個信號頻率成分，圖45(b)的輸出信號的頻譜圖中僅剩余了f1信號，濾除了ff3高頻成分，顯現(xiàn)了低通濾波的目的。圖45(a) 圖45(b)圖45 輸入/輸出信號的頻譜圖圖46(a) 圖46(b)圖46 輸入/輸出信號的時域圖圖46(a)為輸入信號的時域圖，顯示了三個不同頻率的正弦信號疊加，圖46(b)為輸出信號的時域圖，僅剩余了頻率為f1的正弦信號。將圖45的輸入/輸出信號的頻譜圖與前面34圖的FIR濾波器的仿真結(jié)果進行比較，可以看到，該DSPC5416實際濾波可以基本達到和算法仿真同樣的效果。 本章小結(jié)本章主要介紹了DSP的基本特征、結(jié)構(gòu)、及其設計與開發(fā)，并進行FIR數(shù)字濾波器的DSP實現(xiàn)。 36 結(jié)論千萬不要刪除行尾的分節(jié)符，此行不會被打印?！敖Y(jié)論”以前的所有正文內(nèi)容都要編寫在此行之前。 37自20世紀80年代初DSP芯片誕生以來，DSP芯片得到了飛速的發(fā)展，DSP芯片的性能價格比不斷提高