課程設(shè)計(jì)報(bào)告：16選1選擇器---數(shù)字邏輯課程設(shè)計(jì)-資料下載頁(yè)
2025-04-11 23:01本頁(yè)面
【正文】 std_logic。 clk: in std_logic。 Q,QN:out std_logic)。end jk。architecture behave of jk issignal Q1,Q2:std_logic。beginprocess(reset,clr,clk,j,k)beginif(reset=39。039。)then Q1=39。139。 Q2=39。039。elsif(clr=39。039。)then Q1=39。039。 Q2=39。139。elsif(clk39。event and clk=39。139。)then if(j=39。039。 and k=39。039。)then Q1=Q1。Q2=Q2。 elsif(j=39。039。 and k=39。139。)then Q1=39。039。Q2=39。139。 elsif(j=39。139。 and k=39。039。)then Q1=39。139。Q2=39。039。 elsif(j=39。139。 and k=39。139。)then Q1=not Q1。Q2=not Q2。 end if。end if。end process。Q=Q1。QN=Q2。end behave。參考書(shū)目1EDA技術(shù)與VHDL程序開(kāi)發(fā)基礎(chǔ)教程雷伏容,李俊,尹霞清華大學(xué)出版社97873022241672010TP312VH/362VHDL 電路設(shè)計(jì)技術(shù)王道憲賀名臣 劉偉國(guó)防工業(yè)出版社71180335292004TN702/623VHDL 實(shí)用技術(shù)潘松,王國(guó)棟78106578106529072000TP312VH/14VHDL 語(yǔ)言100 例詳解北京理工大學(xué)ASIC研究所7900625790062502X1999TP312VH/35VHDL編程與仿真王毅平等人民郵電出版社711508641920006VHDL程序設(shè)計(jì)教程邢建平 曾繁泰清華大學(xué)出版社73021165202005TP312VH/27/37VHDL電路設(shè)計(jì)雷伏容清華大學(xué)出版社73021422622006TN702/185計(jì)算機(jī)與通信學(xué)院課程設(shè)計(jì)評(píng)分表課題名稱：任務(wù)一 16選1選擇器設(shè)計(jì) 任務(wù)二 JK觸發(fā)器的設(shè)計(jì) 項(xiàng) 目評(píng) 價(jià)設(shè)計(jì)方案的合理性與創(chuàng)造性設(shè)計(jì)與調(diào)試結(jié)果設(shè)計(jì)說(shuō)明書(shū)的質(zhì)量答辯陳述與回答問(wèn)題情況課程設(shè)計(jì)周表現(xiàn)情況綜合成績(jī) 教師簽名： 日 期：
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1