課程設計報告：16選1選擇器---數(shù)字邏輯課程設計-資料下載頁
2025-04-11 23:01本頁面
【正文】 std_logic。 clk: in std_logic。 Q,QN:out std_logic)。end jk。architecture behave of jk issignal Q1,Q2:std_logic。beginprocess(reset,clr,clk,j,k)beginif(reset=39。039。)then Q1=39。139。 Q2=39。039。elsif(clr=39。039。)then Q1=39。039。 Q2=39。139。elsif(clk39。event and clk=39。139。)then if(j=39。039。 and k=39。039。)then Q1=Q1。Q2=Q2。 elsif(j=39。039。 and k=39。139。)then Q1=39。039。Q2=39。139。 elsif(j=39。139。 and k=39。039。)then Q1=39。139。Q2=39。039。 elsif(j=39。139。 and k=39。139。)then Q1=not Q1。Q2=not Q2。 end if。end if。end process。Q=Q1。QN=Q2。end behave。參考書目1EDA技術與VHDL程序開發(fā)基礎教程雷伏容,李俊,尹霞清華大學出版社97873022241672010TP312VH/362VHDL 電路設計技術王道憲賀名臣 劉偉國防工業(yè)出版社71180335292004TN702/623VHDL 實用技術潘松,王國棟78106578106529072000TP312VH/14VHDL 語言100 例詳解北京理工大學ASIC研究所7900625790062502X1999TP312VH/35VHDL編程與仿真王毅平等人民郵電出版社711508641920006VHDL程序設計教程邢建平 曾繁泰清華大學出版社73021165202005TP312VH/27/37VHDL電路設計雷伏容清華大學出版社73021422622006TN702/185計算機與通信學院課程設計評分表課題名稱：任務一 16選1選擇器設計 任務二 JK觸發(fā)器的設計 項 目評 價設計方案的合理性與創(chuàng)造性設計與調(diào)試結果設計說明書的質(zhì)量答辯陳述與回答問題情況課程設計周表現(xiàn)情況綜合成績 教師簽名： 日 期：
環(huán)評公示相關推薦
鄂ICP備17016276號-1