vhdl語言與eda課程設(shè)計-數(shù)字頻率計-資料下載頁
2025-08-24 20:40本頁面
【導(dǎo)讀】數(shù)字頻率計是直接用十進(jìn)制數(shù)字來顯示被測信號頻率的一種測量裝置，是計算機(jī)，通訊設(shè)備、音頻設(shè)音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測量儀器。EDA技術(shù)指的是以計。述語言為系統(tǒng)設(shè)計的主要表達(dá)方式，自動完成集成電子系統(tǒng)設(shè)計的一門新技術(shù)。其基本原理是使用一個頻率穩(wěn)定性高的頻率作為基準(zhǔn)，對比測量其他。信號的頻率，即計算每秒鐘內(nèi)待測信號的脈沖個數(shù)。該數(shù)字頻率計可以在不更改硬件電。簡，具有高速、精確、可靠、抗干擾性強(qiáng)和現(xiàn)場可編程等優(yōu)點(diǎn)，實(shí)用性極高。描述了數(shù)字頻率計的設(shè)計流程及正確實(shí)現(xiàn)。1．能夠顯示的頻率為8位10進(jìn)制；2．測量的波形的電壓最大值小于5V；
【正文】 加入被測信號和使能控制信號，就可以進(jìn)行硬件測試了。該數(shù)字秒表變化范圍為 199999999Hz。 CLK 為基準(zhǔn)頻率輸入端 。 下載 成功之后就可以進(jìn)行測試和操作，把工作模式選擇方式 5，試驗箱上面的數(shù)碼管就會點(diǎn)亮，將基準(zhǔn)信號選擇1Hz ，再選擇實(shí)驗箱上面的方波頻率，數(shù)碼管上面顯示的八位十進(jìn)制數(shù)字就是實(shí)際測試的信號的頻率。 通過對上面一組已知頻率的信號進(jìn)行測試，結(jié)果表明該頻率計能準(zhǔn)確地測出輸入信號的頻率并正確表示，精確度為 100%。與課程設(shè)計預(yù)先目的一致 。 10 與致謝 通過 兩 周 的緊張工作，最后完成了我的設(shè)計任務(wù) —— 基于 VHDL 語言的 數(shù)字頻率計的 設(shè)計 。通過本次課程設(shè)計的學(xué)習(xí)，我深深的體會到設(shè)計課的重要性和目的性所在。本次設(shè)計課不僅僅培養(yǎng)了我 們實(shí)際操作能力，也培養(yǎng)了我們靈活運(yùn)用課本知識，理論聯(lián)系實(shí)際，獨(dú)立自主的進(jìn)行設(shè)計的能力。它不僅僅是一個學(xué)習(xí)新知識新方法的好機(jī)會，同時也是對我所學(xué)知識的一次綜合的檢驗和復(fù)習(xí)，使我明白了自己的缺陷所在，從而查漏補(bǔ)缺。希望學(xué)校以后多安排一些類似的實(shí)踐環(huán)節(jié)，讓同學(xué)們學(xué)以致用。 經(jīng)過這 的課程設(shè)計 ，使我學(xué)到了很多只有實(shí)際操作中的問題，雖然過程比較累，有時也 遇到不少問題 ，但是經(jīng)過周圍同學(xué)與老師的幫助指導(dǎo)與幫助，最終順利 的完成了此次課程設(shè)計。 在此我謹(jǐn)向在 課程 設(shè)計過程中給予我很大幫助的老師、同學(xué)們致以最誠摯的謝意 。特別 感謝 我們的 姚毅 老師和 成繼中 老師 ，本課設(shè)能夠順利完成，離不開兩位 位老師的悉心指導(dǎo)和嚴(yán)格要求。最后，我要向在百忙之中抽時間對本文進(jìn)行審閱的老師表示感謝 ，同時，也要感謝本設(shè)計小組的同學(xué)， 不僅使我完成了實(shí)驗，還 從中學(xué)到了許多寶貴的知識，增長了我計算機(jī)方面的技能。 11 參考文獻(xiàn) [1]潘松 ,黃繼業(yè) .EDA 技術(shù)與 VHDL（第 2 版） [M].北京 :清華大學(xué)出版社 ,2020. [2]康華光 .電子技術(shù)基礎(chǔ)數(shù)字部分（第五版） [M].高等教育出版社， [3]全國大學(xué)生電子設(shè)計大賽競賽組委會編 .第五屆全國 大學(xué)生電子設(shè)計競賽獲獎作品選編 [M].北京理工大學(xué)出版社， [4] 全國大學(xué)生電子設(shè)計大賽競賽組委會編 .全國大學(xué)生電子設(shè)計競賽獲獎作品選編（ 2020） [M].北京 :北京理工大學(xué)出版社， [5]全國大學(xué)生電子設(shè)計競賽湖北賽區(qū)組委會編 電子系統(tǒng)設(shè)計實(shí)踐 [M].湖北 :華中科技大學(xué)出版社， 12 附錄 生成的頂層程序如下： LIBRARY ieee。 USE 。 LIBRARY work。 ENTITY top IS port ( clk : IN STD_LOGIC。 fx : IN STD_LOGIC。 out1 : OUT STD_LOGIC_VECTOR(31 downto 0) )。 END top。 ARCHITECTURE bdf_type OF top IS ponent t10_8 PORT(fx : IN STD_LOGIC。 rst : IN STD_LOGIC。 ena : IN STD_LOGIC。 d : OUT STD_LOGIC_VECTOR(31 downto 0) )。 end ponent。 ponent latch8 PORT(clk : IN STD_LOGIC。 13 d : IN STD_LOGIC_VECTOR(31 downto 0)。 q : OUT STD_LOGIC_VECTOR(31 downto 0) )。 end ponent。 ponent control PORT(clk : IN STD_LOGIC。 cen : OUT STD_LOGIC。 rst : OUT STD_LOGIC。 load : OUT STD_LOGIC )。 end ponent。 signal SYNTHESIZED_WIRE_0 : STD_LOGIC。 signal SYNTHESIZED_WIRE_1 : STD_LOGIC。 signal SYNTHESIZED_WIRE_2 : STD_LOGIC。 signal SYNTHESIZED_WIRE_3 : STD_LOGIC_VECTOR(31 downto 0)。 BEGIN b2v_inst : t10_8 PORT MAP(fx = fx, rst = SYNTHESIZED_WIRE_0, ena = SYNTHESIZED_WIRE_1, d = SYNTHESIZED_WIRE_3)。 b2v_inst2 : latch8 14 PORT MAP(clk = SYNTHESIZED_WIRE_2, d = SYNTHESIZED_WIRE_3, q = out1)。 b2v_inst3 : control PORT MAP(clk = clk, cen = SYNTHESIZED_WIRE_1, rst = SYNTHESIZED_WIRE_0, load = SYNTHESIZED_WIRE_2)。 END。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1