課程設(shè)計(jì)論文-數(shù)字頻率計(jì)的設(shè)計(jì)-資料下載頁(yè)
2025-10-27 19:50本頁(yè)面
【導(dǎo)讀】使用ModelSim仿真軟件對(duì)Verilog程序做了仿真，并完成了綜合布。局布線，最終下載到芯片Spartan3A上取得良好測(cè)試效果。位移、速度、加速度，乃至各種氣體的百分比成分等均用傳感器轉(zhuǎn)換成信號(hào)頻率，然后用數(shù)字頻率計(jì)來(lái)測(cè)量，以提高精確度。國(guó)際上數(shù)字頻率計(jì)的分類(lèi)很多。為基礎(chǔ)的計(jì)數(shù)器，其測(cè)時(shí)分辨力和準(zhǔn)確度很高，可達(dá)ns數(shù)量級(jí)；特種計(jì)數(shù)器，于工業(yè)和白控技術(shù)等方面。數(shù)字頻率計(jì)按頻段分類(lèi)低速計(jì)數(shù)器：最高計(jì)數(shù)頻。高計(jì)數(shù)頻率＞100MHz；微波頻率計(jì)數(shù)器：測(cè)頻范圍1—80GHz或更高。片微機(jī)應(yīng)用系統(tǒng)。單片機(jī)的潛力越來(lái)越被人們所重視。特別是當(dāng)前用CMOS工藝。通常情況下計(jì)算每秒內(nèi)待測(cè)信號(hào)的脈沖個(gè)數(shù)，此時(shí)我們稱(chēng)閘門(mén)。閘門(mén)時(shí)間也可以大于或小
【正文】 計(jì) 24 E_36), .Q5(SYNTHESIZED_WIRE_37), .Q6(SYNTHESIZED_WIRE_5),.led(led))。 fdiv b2v_inst1(.clk(Clock),.f1hz(SYNTHESIZED_WIRE_9), .f10hz(SYNTHESIZED_WIRE_10),.f100hz(SYNTHESIZED_WIRE_11), .f1khz(SYNTHESIZED_WIRE_24))。 flip_latch b2v_inst2(.clk(SYNTHESIZED_WIRE_2), .A0(SYNTHESIZED_WIRE_32),.A1(SYNTHESIZED_WIRE_33), .A2(SYNTHESIZED_WIRE_34),.A3(SYNTHESIZED_WIRE_35),.A4(SYNTHESIZED_WIRE_36),.A5(SYNTHESIZED_WIRE_37),.A6(SYNTHESIZED_WIRE_5),.Q0(SYNTHESIZED_WIRE_25),.Q1(SYNTHESIZED_WIRE_26),.Q2(SYNTHESIZED_WIRE_27),.Q3(SYNTHESIZED_WIRE_28),.Q4(SYNTHESIZED_WIRE_29),.Q5(SYNTHESIZED_WIRE_30), .Q6(over_alarm))。 gate_control b2v_inst3(.SW0(SW0),.SW1(SW1),.SW2(SW2), .f1hz(SYNTHESIZED_WIRE_9),.f10hz(SYNTHESIZED_WIRE_10), .f100hz(SYNTHESIZED_WIRE_11), .Latch_EN(SYNTHESIZED_WIRE_2), .Counter_EN(SYNTHESIZED_WIRE_0),.dp_s1hz(SYNTHESIZED_WIRE_12), .dp_s10hz(SYNTHESIZED_WIRE_13),.dp_s100hz(SYNTHESIZED_WIRE_14))。 dispdecoder b2v_inst5(.dp_s1hz(SYNTHESIZED_WIRE_12), .dp_s10hz(SYNTHESIZED_WIRE_13),.dp_s100hz(SYNTHESIZED_WIRE_14), .data_in(SYNTHESIZED_WIRE_16),.disp_select(SYNTHESIZED_WIRE_38), .dp(dp), .data_out(disp_data))。 dispselect b2v_inst7(.clk(SYNTHESIZED_WIRE_24), .disp_select(SYNTHESIZED_WIRE_38))。 assign disp_select = SYNTHESIZED_WIRE_38。 數(shù)字頻率計(jì) 25 data_mux b2v_inst8(.A0(SYNTHESIZED_WIRE_25), .A1(SYNTHESIZED_WIRE_26),.A2(SYNTHESIZED_WIRE_27), .A3(SYNTHESIZED_WIRE_28),.A4(SYNTHESIZED_WIRE_29), .A5(SYNTHESIZED_WIRE_30), .disp_select(SYNTHESIZED_WIRE_38),.Q(SYNTHESIZED_WIRE_16))。 endmodule 第四章 綜合分析 總體仿真結(jié)果 經(jīng)過(guò)全方位的設(shè)計(jì)和檢驗(yàn)，最后程序編寫(xiě)順利結(jié)束，故而需檢驗(yàn)整體仿真結(jié)果。所以整體仿真結(jié)果如下： 數(shù)字頻率計(jì) 26 誤差分析 經(jīng)過(guò)仔細(xì)的檢查仿真結(jié)果以后，發(fā)現(xiàn)程序編寫(xiě)成功，能完成設(shè)計(jì)任務(wù)，所以就將程序下載到開(kāi)發(fā)板上實(shí)現(xiàn)，在開(kāi)發(fā)板上進(jìn)行測(cè)試記錄了幾組數(shù)據(jù)來(lái)說(shuō)明程序的效果。 實(shí)驗(yàn)測(cè)得的數(shù)據(jù)如下： 測(cè)量值： 真實(shí)值： 測(cè)量值： 真實(shí)值： 測(cè)量值： 真實(shí)值： 綜上數(shù)據(jù)，可得到誤差 =% 誤差很小，基本對(duì)實(shí)驗(yàn)數(shù)據(jù)的測(cè)試無(wú)影響，產(chǎn)生誤差的原因可能是在于分頻器和鎖存器之間的延遲導(dǎo)致的。 數(shù)字頻率計(jì) 27 總 結(jié) 本程序設(shè)計(jì)主要介紹了數(shù)字頻率計(jì)的 Verilog HDL 的設(shè)計(jì)與實(shí)現(xiàn)，其可以用 Altera 公司 EPM7128SLC846 CPLD、 EP1K10TC1001 FPGA 等可編程邏輯器件來(lái)實(shí)現(xiàn)?，F(xiàn)通過(guò)學(xué)習(xí)與設(shè)計(jì)，掌握了 Verilog HDL 設(shè)計(jì)與實(shí)現(xiàn)： ● 計(jì)數(shù)模塊 counter 的 Verilog HDL 設(shè)計(jì)與實(shí)現(xiàn)。 ● 門(mén)控模塊 gate_control 的 Verilog HDL 設(shè)計(jì)與實(shí)現(xiàn) 。 ● 分頻模塊 fdiv 的 Verilog HDL 設(shè)計(jì)與實(shí)現(xiàn) 。 ● 寄存器模塊 flip_latch 的 Verilog HDL 設(shè)計(jì)與實(shí)現(xiàn) 。 ● 多路選擇模塊 data_mux 的 Verilog HDL 設(shè)計(jì)與實(shí)現(xiàn)。 ● 動(dòng)態(tài)為選擇模塊 dispselevt 的 Verilog HDL 設(shè)計(jì)與實(shí)現(xiàn)。 ● BCD 譯碼模塊 dispdenoder 的 Verilog HDL 設(shè)計(jì)與實(shí)現(xiàn)。 參考文獻(xiàn) [1]陳敬遠(yuǎn) .數(shù)字頻率計(jì)的 VHDL 設(shè)計(jì) [J].浙江傳媒學(xué)院學(xué)報(bào) 。 2020,01: 3638. [2]何均 ,楊明 .適合于單片機(jī)實(shí)現(xiàn)的極值搜索算法 [J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用， 2020， 24. 數(shù)字頻率計(jì) 28 [3]杜玉遠(yuǎn) .基于 topdown 方法的數(shù)字頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn) [J].電子世界， 2020， 5： 3032. [4]錢(qián)進(jìn) .基于 AT89C2051 的高度精度數(shù)字頻率計(jì)的設(shè)計(jì) [J].機(jī)電產(chǎn)品開(kāi)發(fā)與創(chuàng)新， 2020， 20（ 1） :8687. [5]馮雷星，楊偉，蘆燕龍 .基于單片機(jī)高性價(jià)比頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn) [B].微計(jì)算機(jī)信息， 2020， 20. [6]赫建國(guó) ,劉立新 ,黨劍華 .基于單片機(jī)的頻率計(jì)設(shè)計(jì) [J].西安郵電學(xué)院學(xué)報(bào)， 2020， 03： 3437+75. [7]張毅剛 .單片機(jī)原理及應(yīng)用 .高等教育出版社 [M]， (1). [8]施劍鳴 .單片機(jī)測(cè)頻技術(shù)及測(cè)量精度的提高 [A].江蘇省計(jì)量測(cè)試學(xué)會(huì)2020 年論文集 [C],2020. [9]謝煌，黃為 .基于 VHDL 語(yǔ)言設(shè)計(jì)頻率計(jì) [J].北京現(xiàn)代電子技術(shù)， 2020，14. [10]杜剛，高軍，童寧寧 .基于 AT89C2051單片機(jī)的頻率計(jì)設(shè)計(jì) [J].微計(jì)算機(jī)應(yīng)用， 2020， 25（ 4）： 498501. 致 謝 感謝學(xué)校和老師對(duì)我的培養(yǎng)，給我這個(gè)自己動(dòng)手的機(jī)會(huì)和空間。經(jīng)過(guò)一段時(shí)間，終于在指導(dǎo)老師的幫助下完成了課程設(shè)計(jì)，對(duì)自己的能力有了很大的提升。在此我要感謝每一個(gè)幫助過(guò)我的人。 首先，我要感謝的是我的指導(dǎo)老師，在百忙之中抽出時(shí)間為我的設(shè)計(jì)指點(diǎn)，提供幫助，他的學(xué)習(xí)作風(fēng)和優(yōu)良的教學(xué)研究精神是我永遠(yuǎn)學(xué)習(xí)的榜樣。 數(shù)字頻率計(jì) 29 其次要感謝我的同學(xué)，在我最艱難的日子里，他們給我精神上的支持。他們一直在鼓勵(lì)我，讓我充滿信心地迎接每一個(gè)問(wèn)題。 總而言之，感謝每一位關(guān)心過(guò)我的人，他們今天對(duì)我的付出，成為我將來(lái)工作的動(dòng)力。 數(shù)字頻率計(jì) 30
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1