基于fpga的1553b航空總線協(xié)議接口芯片設(shè)計(編輯修改稿)
2024-08-31 10:26 本頁面
【文章內(nèi)容簡介】 點(diǎn)亮對應(yīng)的指示操作燈。同時也起到緩存作用。在此之后，由編碼器進(jìn)行編碼輸出通信。 3 系統(tǒng)各模塊的設(shè)計 曼徹斯特解碼器模塊 1553B 協(xié)議要求利用曼徹斯特碼傳輸 ,曼徹斯特編碼要求： 消息位’ 1’要編碼為” 10” 消息位’ 0’要編碼為” 01” 曼碼的時鐘掃描頻率為字掃描 頻率的兩倍 同步字若用曼碼掃描頻率可等效為” 111000”或” 000111”根據(jù)曼碼的編碼要求 同步字為無效字段既可以實(shí)現(xiàn)同步功能 曼徹斯特解碼器設(shè)計流程及實(shí)現(xiàn) 曼徹斯特解碼器在接口設(shè)計中作為數(shù)據(jù)接收端，將經(jīng)過編碼的曼徹斯特碼接時鐘 管理 解碼器 編碼器 BC/RT 譯碼管理模塊 RAM 信號監(jiān)視與指示燈預(yù)留接口 通 信 接 口 管 理 BC/RT 編碼 模塊 R A M 信號監(jiān)視與指示燈預(yù)留接口 接口處理 1 5 5 3 B 總 線 并 串 轉(zhuǎn)換 5 收，并進(jìn)行解碼。然后轉(zhuǎn)換成并行數(shù)據(jù)輸入處理器進(jìn)行數(shù)據(jù)處理。設(shè)計流程如圖 所示： 圖 曼徹斯特解碼器程序流程圖 否 是 否 是 否 是 開始 檢測同步字頭序列 數(shù)據(jù)序列的讀入 數(shù)據(jù)采集與儲存并計數(shù) 數(shù)據(jù)是否采集完畢 解碼程序的調(diào)用并開始解碼 全解碼數(shù)據(jù)序列儲存 判斷奇偶效驗(yàn)位 解碼成功發(fā)送信息 結(jié)束 6 此模塊功能： 同步數(shù)據(jù)輸入及時間的采 集。 同步字的檢驗(yàn)。 對曼徹斯特碼進(jìn)行檢驗(yàn)與處理，解碼后轉(zhuǎn)換成并行數(shù)據(jù)送入處理器，并進(jìn)行奇偶效驗(yàn)。其邏輯框圖如圖 所示。 圖 曼徹斯特解碼器邏輯框圖 其時鐘頻率與傳輸頻率相同，同步字檢驗(yàn)由狀態(tài)機(jī)完成。由于同步字是由“ 000111”或“ 111000”等，為無效曼徹斯特碼故可用狀態(tài)機(jī)判斷輸入序列的同步字起始位置，同步字后的為輸入的有效數(shù)據(jù)序列段，探測到有效的同步字頭后，開始采集和解碼并儲存，同時進(jìn)行數(shù)據(jù)的計數(shù)，在數(shù)據(jù)的尾部進(jìn)行奇偶效驗(yàn)位的判定 ，決定此序列是否需要重發(fā)。當(dāng)數(shù)據(jù)準(zhǔn)備完畢后，以并行數(shù)據(jù)形式，送入處理模塊。 曼徹斯特解碼器狀態(tài)機(jī) 由于要檢索同步字頭以判斷數(shù)據(jù)類型，故加入狀態(tài)機(jī)以助于同步字的檢測。例如對“ 111000 ”序列進(jìn)行檢測，其檢測狀態(tài)跳變?nèi)鐖D 所示。 同步字頭狀態(tài)檢驗(yàn) 時鐘輸入 曼碼輸入 采樣計數(shù) 數(shù)據(jù)采集與解碼 數(shù)據(jù)準(zhǔn)備完畢 奇偶效驗(yàn) 數(shù)據(jù)寄存 曼碼解碼控制模塊 7 圖 同步字檢測器的狀態(tài)圖（ 111000） 圖中 S0為初始狀態(tài)同時也是接受一個或是多個‘ 0’的狀態(tài)； S1為接受一個‘ 1’的狀態(tài)； S2 為接受到兩個‘ 1’的狀態(tài)； S3 為接受到三個‘ 1’的狀態(tài)同時也是接受 到若干個‘ 1’的狀態(tài)； S4 為檢測到“ 1110”序列的狀態(tài)； S5 為檢測到“ 11100”的狀態(tài)； S6為檢測到“ 111000”的狀態(tài)再接受一個‘ 0’則跳轉(zhuǎn)至 S0。 在狀態(tài)機(jī)初始為狀態(tài) S0接收到 1 時進(jìn)入狀態(tài) S1接收到 0 則狀態(tài)不變。狀態(tài)S1開始對序列檢測。當(dāng)檢測狀態(tài)跳轉(zhuǎn)至 S6時，則說明同步字頭（ 111000）檢測成功，即開始下一步的解碼分析。 曼徹斯特解碼器模塊的 VHDL 實(shí)現(xiàn) 核心程序段如下： architecture behave of test5 is function decode_n( I: std_logic_vector (1 downto 0) ) return std_logic is variable S: std_logic。 begin if I=01 then S:=39。139。 elsif I=10 then S:=39。039。 0 0 0 1 1 1 0 1 1 1 0 0 0 1 S0 S2 S6 S3 S5 S4 S1 8 else S:=39。Z39。 end if。 return S。 end decode_n。 process (clk,en) begin if rst=39。039。and en=39。139。 then for i in 0 to 16 loop d_outn(i)=decode_n(d_inn(2*i+7 downto 2*i+6))。 end loop。 解碼函數(shù) odd =d_outn(0) xor d_outn(1) xor d_outn(2)xor d_outn(3)xor d_outn(4)xor d_outn(5)xor d_outn(6)xor d_outn(7)xor d_outn(8)xor d_outn(9)xor d_outn(10)xor d_outn(11)xor d_outn(12)xor d_outn(13)xor d_outn(14)xor d_outn(15) xor d_outn(16)。 odderr=odd。
研究報告相關(guān)推薦
鄂ICP備17016276號-1