【文章內(nèi)容簡介】 線比較目前有較大影響的 IP核互連規(guī)范有IBM的CoreConnect總線、ARM的AMBA(Advanced Microcontroller Bus Architecture)、Silicore Corp的Wishbone、開放核心協(xié)議國際聯(lián)合（OCPIP）的OCP (Open Core Protocol)與虛擬插座接口連盟VSIA (Virtual Socket Interface Alliance)的VCI（Virtual Component Interface）、Altera的Avalon總線，　以及PlamchIP的CoreFrame 、MIPS的ECTM Interface， Altera的AtlanticTM Interface、IDT的IPBusTM (IDT Peripheral Bus)、Sonics的SiliconBackplaneTM μNetwork等，新的互連方案如基于PCI的方案也在積極發(fā)展中，下面就前面幾種予以介紹。 IBM的CoreConnect總線CoreConnect總線的邏輯結構如圖11所示。CoreConnect采用了總線分段的方式，提供了三種基本類型總線，即處理器內(nèi)部總線PLB(Processor Local Bus)、片上外圍總線OPB（OnChip Peripheral Bus）和設備控制總線DCR（Device Control Register）。PLB提供了一個高帶寬、低延遲、高性能的處理器內(nèi)部總線；OPB則用于連接具有不同的總線寬度及時序要求的外設和內(nèi)存；DCR用來在CPU通用寄存器與設備控制寄存器之間傳輸數(shù)據(jù)，以減少PLB的負荷，增加其帶寬。表格 1 圖11 CoreConnect總線的邏輯結構 ARM的AMBA總線AMBA總線的邏輯結構如圖12所示。同CoreConnect相似，AMBA也采用分段多總線體系，定義了三種不同類型的總線：AHB、ASP和APB。AHB用于高性能、高數(shù)據(jù)吞吐部件，如CPU、DMA、DSP之間的互連，ASP用來作處理器與外設之間的互連，APB則為系統(tǒng)的低速外部設備提供低功耗的簡易互連。系統(tǒng)總線和外設總線之間的橋接器提供AHB/ASP部件與APB部件間的訪問代理與緩沖。表格 2 圖12 AMBA總線的邏輯結構 Silicore的Wishbone總線Wishbone邏輯結構如圖13所示。Wishbone采用的是主/從的構架，主、從部件通過內(nèi)連網(wǎng)絡進行互連。表格 3 圖13 Wishbone邏輯結構wishbone更著重定義IP核的接口信號和總線周期標準以實現(xiàn)IP核的重用，而對主從部件互連的內(nèi)連網(wǎng)絡，它只是定義了點到點（pointtopoint）、數(shù)據(jù)流（data flow）、共享總線（shared bus）、交叉開關（crossbar switch）四種不同形式，需由用戶來靈活選擇、生成、擴展，用戶還可用兩條Wishbone總線進行復雜系統(tǒng)的集成。 。 OCPIP的OCPOCP 的IP核互連結構圖如圖14所示。OCP是基于定義一套完整通用IP核插座接口標準的互連方案，通過定義IP核與對應接口模塊間點到點的接口信號協(xié)議，如數(shù)據(jù)信號、邊帶信號和測試信號等，來實現(xiàn)IP核的可重用、即插即用、認證及測試，及不同IP核接口的集成，點到點的接口方式簡單且可完成數(shù)據(jù)的高速傳輸。對連接各接口模塊的片上內(nèi)連總線形式，OCP未作定義，由用戶來擴展。 表格 4 圖14 OCP 的IP核互連結構圖VSIA同OCP相仿，也通過定義IP核的接口及點對點的方式來實現(xiàn)不同IP核的互連。OCP對接口定義更為完整，并且兼容VSIA,可以認為VSIA是OCP的一個子集。兩個VCI通過總線互連的邏輯結構示意如圖15所示。表格 5 圖15 兩個VCI通過總線互連的邏輯結構 Altera的Avalon總線Avalon總線是Altera 可編程片上系統(tǒng)SoPC（systemonaprogrammable chip）IP核互連解決方案， SoPC Builder 來完成整個系統(tǒng)模塊（包括Avalon）的生成和集成。集成的系統(tǒng)示意圖如圖16所示。表格 6 圖16 Avalon總線系統(tǒng)結構圖其中 Avalon總線模塊完成了整個可編程系統(tǒng)片上部件及外設之間互連，包括了控制、數(shù)據(jù)、地址信號及總線的仲裁。Avalon總線模塊的一個邏輯示例如圖17所示。表格 7 圖17 Avalon總線模塊邏輯示例圖Avalon采用了開關結構及從部件仲裁方式提供對主部件的同時互連，外部件與Avalon時鐘同步操作，使用非三態(tài)總線，主、從部件間多種帶寬互連，支持數(shù)據(jù)流傳輸。Avalon同時對總線信號的定時、主從部件傳輸?shù)男盘栕髁硕x，以便于不同IP核的集成。 Altera大部分結構復雜的IP都采用該標準。 智能手機芯片設計要求與AMBA片上總線標準的優(yōu)勢 智能手機芯片設計要求 模塊標準化和可復用性對于復雜系統(tǒng)芯片來說，各模塊并不能由一人或少數(shù)幾人設計。開發(fā)和驗證一般由好幾個小組共同完成，甚至不同的模塊由不同的設計公司提供。還有可能模塊并不是同一時期的產(chǎn)物，是從過去繼承或從市場上選擇的（就是我們通常所說的IP）。多種多樣的模塊來源要求必須有統(tǒng)一的接口，以易于規(guī)范設計、即插即用。這樣的概念已經(jīng)在PC機的主機箱里發(fā)揮到極致，如PCI接口?，F(xiàn)在只不過搬到了芯片內(nèi)部，用來統(tǒng)一各個模塊間的連接。統(tǒng)一的接口可以比自定義的私有互連更容易理解，接口標準化同時也推動了模塊的重復使用。 驗證層次的可劃分性復雜的系統(tǒng)芯片不能一開始就做全系統(tǒng)的調(diào)試，需要按邏輯層次來劃分驗證層次。通常先驗證模塊或子系統(tǒng)，然后再全系統(tǒng)聯(lián)調(diào)。如果一個模塊沒有統(tǒng)一的接口，而都是含義豐富的專用連線，很難保證測試的覆蓋率，這些連線的測試激勵或測試結果的跟蹤對于驗證工程師來說將是個巨大且痛苦的挑戰(zhàn)。如果有一套統(tǒng)一的標準接口，驗證工程師只需根據(jù)時間先后發(fā)出固定時序的信號，驗證效率將得到極大提高。如果這個接口標準得到廣泛應用，還有許多第三方資源可供利用，如專門的驗證IP、EDA產(chǎn)品、甚至免費工程資源和使用經(jīng)驗等?，F(xiàn)在的系統(tǒng)芯片動輒數(shù)百萬門、上千萬門，再加上存儲器的面積，已經(jīng)不是普通驗證平臺可以勝任的。不少公司推出了大型驗證平臺的產(chǎn)品，通常由許多巨大的FPGA陣列組成。在這樣的平臺上驗證芯片，要求芯片的設計必須有簡單的可劃分性。一是功能的可劃分性，二是拓撲結構的可劃分性。如果模塊間的互連信號太多又沒有規(guī)律，功能上很難區(qū)分在不同的FPGA之間，邏輯連線也使普通的FPGA管腳不夠用。如果模塊間的互聯(lián)統(tǒng)一簡潔，那么在劃分和調(diào)試的時候便很方便。對于復雜的系統(tǒng)芯片而言，內(nèi)部模塊的連接應該盡可能地標準化。 AMBA總線協(xié)議的優(yōu)勢現(xiàn)有技術上比較成熟的片上總線標準其實數(shù)量不少，如OCP、CoreConnect、Wishbone等，而AMBA由于擁有龐大的AMBA使用者社區(qū)和廣泛的使用比率，在眾多的標準里脫穎而出。下面便主要介紹AMBA在各方面的優(yōu)勢。 AMBA在技術上的優(yōu)勢如果從數(shù)據(jù)傳送角度來看，任何功能完整的存儲器接口加上適當?shù)奈帐謪f(xié)議，都可以滿足片上總線的定義。但除了基本的數(shù)據(jù)訪問功能外，AMBA還具有許多其他不可或缺的特性。首先，AMBA有優(yōu)秀的握手協(xié)議，由專門的仲裁模塊來決定各主設備的訪問請求。這種優(yōu)先級的設定是靈活而又隨時可變的，這使系統(tǒng)總線的調(diào)度非常有效率。其次，、單向信號線的協(xié)議。這使它非常適合于現(xiàn)代大規(guī)模集成電路設計自動化的要求，與EDA工具的耦合非常自然，容易達到更高的時鐘頻率。再次，AMBA的地址和數(shù)據(jù)相位間有流水線的關系，使存儲器訪問可以提前準備，使主設備間的切換不浪費額外的時鐘周期，尤其特別適合與內(nèi)置流水線的處理器接口。另外，如連續(xù)型訪問（burst）可以加快某些快速存儲器的訪問速度；離線型訪問（split）可以讓某些慢速設備在不占用總線的情況下，先將數(shù)據(jù)準備好，再發(fā)起相應的總線訪問行為。，對各種突發(fā)訪問、亂序訪問將有更好的支持。這些技術特點使AMBA可以運行在更高的時鐘頻率，在相同的頻率下可以提供更高的數(shù)據(jù)吞吐量。從控制角度來看。其次，ARM把很多處理器設計的經(jīng)驗帶入了總線協(xié)議，在協(xié)議中加入了一些控制特性，如有關取指令還是取數(shù)據(jù)、用戶模式還是特權模式、可否緩存等信息，這些信息在處理器以外的系統(tǒng)同樣發(fā)揮重要的作用。支持這些協(xié)議的模塊可以判斷數(shù)據(jù)訪問的目的和權限，對于運行操作系統(tǒng)的設備和注重安全性的設備非常有用。同時還可以增強數(shù)據(jù)交換的實時性，對于有通信功能和多處理器共享需求的系統(tǒng)非常關鍵。以上種種特點，可以體現(xiàn)出AMBA協(xié)議在功能上的優(yōu)越性。 利于SOC的集成、驗證和測試理想的總線標準應該讓遵循它的各種部件可以即插即用，這種統(tǒng)一性又必須易于實現(xiàn)。AMBA協(xié)議是開放的總線協(xié)議，設計者采用該協(xié)議完全是免費。同時，市場上還有眾多工具和IP公司提供基于AMBA的工具和服務，但在這個龐大的AMBA開發(fā)者社區(qū)里面，大家遵循的標準是嚴格統(tǒng)一的，能完全保證各個部分的即插即用性。這是很多其他總線標準的缺陷，要么得不到第三方支持，要么多方使用的協(xié)議類似但各有差異。正是因為AMBA易于實現(xiàn)的技術統(tǒng)一性造就了AMBA與眾不同的地位。 良好的維護和發(fā)展前景因為總線標準的選擇是一項基礎性的工作，一旦確定，往往以后的所有設計工作都將基于它來進行，但同時技術的發(fā)展又是不斷向前的。從工程師的角度來看，我們不能夠期望今天使用的某項技術或標準可以一成不變地使用很多年。就片上總線標準來說，需要確定該標準和協(xié)議擁有優(yōu)秀的技術維護力量，能夠隨著技術的變化發(fā)展不斷演進。AMBA無疑滿足了這些要求，它最先由ARM指定并維護，后來隨著影響的擴大，許多知名半導體公司都為其發(fā)展完善作出了巨大貢獻。 課題的意義由于CMOS制造技術的快速發(fā)展，現(xiàn)今已經(jīng)可以輕易的把數(shù)百萬門的晶體整合到單一晶片IC(Intergrated Circuit)上。然而，雖然晶片設計密度一直隨著摩爾定律成直線發(fā)展，但是設計生產(chǎn)力落差卻逐漸拉開。也就是說采用傳統(tǒng)的設計方式，我們所設計的電路無法充分的使用單顆IC的面積，因此造成制造成本的浪費。在如何使晶片尺寸更小、效能增加、成本降低、縮短產(chǎn)品上市時間，以及功率消耗更低的效益驅(qū)動下，SOC的應用得到持續(xù)的發(fā)展。透過重復使用的設計觀念，將不同的供應商設計的IP快速、可靠地集成到SOC中，便成為當今一個重要的課題。本文對ARM公司的SOC片上總線既AHB總線協(xié)議作了詳細的分析,包括了總線的系統(tǒng)架構,掛在總線上的設備模塊接口的各種控制信號以及總線各種傳輸狀態(tài)下的信號時序分析,在這基礎上實現(xiàn)了AHB總線系統(tǒng)在智能手機芯片SOC設計當中的應用。第二章 AMBA總線架構分析AMBA協(xié)定的目的是為了推出onchip bus的規(guī)范，為了節(jié)省面積，所以這時候的bus協(xié)定都是tristate的，（tristate bus要花更多精力去注意timing）,因此AMBA bus改用multiplexor的架構，并增加了新的特性。一個以AMBA架構的SOC一般包含了highperformance的system busAHB與lowpower的peripheral bus APB。System bus是負責連接如ARM之類的embedded processor與DMA controller,onchip memory和其他interface,而peripheral bus則是用來連接系統(tǒng)的周邊元件，其protocol相對AHB來講較為簡單，與AHB之間則通過Bridge相連，一個典型的AMBA架構如圖21所示。表格 8 圖21 AMBA架構圖 AMBA AHB總線協(xié)議 AHB總線簡介AHB總線是AMBA片內(nèi)總線結構中的系統(tǒng)總線，它可以解決高性能可綜合設計的要求，并可以支持多總線處理器核、滿足高帶寬數(shù)據(jù)傳輸要求，AMBA AHB總線具有高性能、高時鐘頻率系統(tǒng)的多種特性，包括：支持猝發(fā)(burst)傳輸；支持分立(SPLIT)傳輸；支持單周期主設備切換；單時鐘沿操作；多路復用(非三態(tài))實施方案；高達1024位的可變數(shù)據(jù)總線寬度結構。一個典型的AMBA AHB系統(tǒng)中包含以下幾個組件:(1) AHB主設備(master)啟動讀、寫總線操作的芯核。在任何時候，只能有一個總線主設備在使用總線。(2) AHB從設備(slave)響應(非啟動)讀或?qū)懣偩€操作的芯核。從設備信號向AHB主設備指明當前數(shù)據(jù)傳輸?shù)臓顟B(tài)(成功、失敗，或等待)。(3) AHB仲栽器(仲裁器)確定訪問總線的下一個總線主設備，以保證任何時刻只有一個主設備能啟動數(shù)據(jù)傳輸。每個AHB系統(tǒng)只能有一個仲裁器。(4) AHB譯碼器(decoder)譯碼每次傳輸?shù)牡刂?，提供傳輸中涉及的從設備的選擇信號。所有的AHB實現(xiàn)方案中需要一個集中的譯碼器。AMBA AHB系統(tǒng)總線可以支持多達16個總線主設備和任意多個總線從設備。典型的AHB系統(tǒng)中，常見的主設備有處理器、DSP, DMA控制器以及測試接口等。從設備常見有外部存儲器接口、APB橋以及內(nèi)部存儲器等外圍設備。 AHB總線系統(tǒng)互連結構AHB系統(tǒng)總線協(xié)議采用的是中央多路選擇器互連方案，其互連結構如圖22表格 9 圖22 AHB總線互連結構所示。所有總線主設備發(fā)出它們想要執(zhí)行傳輸?shù)牡刂泛涂刂菩盘枺缓笾俨闷鳑Q定把哪個主設備的地址和控制信號發(fā)送到所有從設備，中央地址譯碼器譯碼地址信息產(chǎn)生相應的從設備選擇信號，同時控制從設備到主設備多路選擇器把被尋址從設備的讀數(shù)據(jù)和響應信號發(fā)送到所有主設備。 AHB信號描述 AHB全局信號HRESETn系統(tǒng)總線復位信號，用于復位系統(tǒng)和總線，低電平有效。HCLK系統(tǒng)總線時鐘。表格 10 表21 AHB全局信號 AHB仲裁信號HBUSREQx總線請求信號，總線主設備x發(fā)出該信號向總線仲裁器請求總線。HLOCKx鎖定傳輸信號，當該信號有效，表明主設備請求對總線進行鎖定訪問，此時其它主設備只有等到該信號無效時才能被授予總線。HGRANTx總線允許信號，當該信號有效，表明總