【正文】 LOCK置為高電平。在設計中為提高系統(tǒng)總線的性能，減少了微處理器請求總線時等待仲裁器授權的時間延遲。仲裁器在倒數(shù)第二個地址被采樣時改變HGRANTx信號。Arbiter負責在眾多master同時發(fā)出1資料傳輸要求信號時，保證只有一個master可以啟動傳輸。例如，一個主設備僅僅完成了8拍猝發(fā)傳輸中的3拍，那么當它重新獲得總線時它必須使用合法的猝發(fā)傳輸編碼方式來完成剩下的5拍。 AHB仲裁協(xié)議AHB總線采用仲裁機制目的是為了保證在任何時刻只有一個總線主設備可訪問系統(tǒng)總線。具體定義如表210所示。具體定義如表29所示。01BUSY允許主設備在猝發(fā)傳輸中插入空（無數(shù)據(jù)）傳輸周期。HRDATA[31:0]讀數(shù)據(jù)總線，讀操作時用來把數(shù)據(jù)從總線從設備傳輸?shù)娇偩€主設備。表格 10 表21 AHB全局信號 AHB仲裁信號HBUSREQx總線請求信號，總線主設備x發(fā)出該信號向總線仲裁器請求總線。表格 8 圖21 AMBA架構圖 AMBA AHB總線協(xié)議 AHB總線簡介AHB總線是AMBA片內(nèi)總線結構中的系統(tǒng)總線，它可以解決高性能可綜合設計的要求，并可以支持多總線處理器核、滿足高帶寬數(shù)據(jù)傳輸要求，AMBA AHB總線具有高性能、高時鐘頻率系統(tǒng)的多種特性，包括：支持猝發(fā)(burst)傳輸；支持分立(SPLIT)傳輸；支持單周期主設備切換；單時鐘沿操作；多路復用(非三態(tài))實施方案；高達1024位的可變數(shù)據(jù)總線寬度結構。同時，市場上還有眾多工具和IP公司提供基于AMBA的工具和服務，但在這個龐大的AMBA開發(fā)者社區(qū)里面，大家遵循的標準是嚴格統(tǒng)一的，能完全保證各個部分的即插即用性。但除了基本的數(shù)據(jù)訪問功能外，AMBA還具有許多其他不可或缺的特性。統(tǒng)一的接口可以比自定義的私有互連更容易理解，接口標準化同時也推動了模塊的重復使用。 表格 4 圖14 OCP 的IP核互連結構圖VSIA同OCP相仿，也通過定義IP核的接口及點對點的方式來實現(xiàn)不同IP核的互連。對此國際上提出了許多不同的策略，但目前普遍被接受的仍是層次化片上總線的互連結構。IP模塊本身的缺陷給IP集成帶來的一系列問題有：IP模塊的接口不能夠和SOC定義的片上總線很好地匹配，IP模塊提供的技術文檔不完善，IP模塊提供的技術支持不充分、不及時等。所有這些優(yōu)點使得PCI得到了廣泛的支持和應用，成為當前計算機主流局部總線。二是在多重處理系統(tǒng)中能夠連接多達16個主設備共享Multibus資源，這時它可按雛菊鏈優(yōu)先權方式或并行方式向多主設備提供控制信號。雖然MCA總線擁有技術上的先進性，但是由于IBM為了擴大市場份額采取了封閉的策略，并且其與之俱來的存儲周期長和與已有硬件的不兼容性使它難以在競爭激烈的微機市場找回失去的天地，其影響力遠遠不如下面提到的EISA總線。計算機總線起源于20世紀60年代，由于集成電路技術的發(fā)展，使計算機系統(tǒng)的構成由分立的元器件向包括若干元器件的集成電路組成的功能模塊過渡，廠商在設計計算機系統(tǒng)時，也由原來的把系統(tǒng)要實現(xiàn)的全部功能設計在一塊大電路板上，向分成若干部分的功能模塊板過渡，然后再把各個功能模塊板插入計算機的設備框架中，這些框架用許多電纜線連在一起。本論文的目的即是研究基于AMBA這種片上總線系統(tǒng)的智能手機SOC系統(tǒng)架構的設計和應用。AMBA系統(tǒng)總線中AHB主要是針對高效率，高頻率的模塊所設計的總線，它可以連接如微處理器、晶片上或晶片外的記憶體模塊和直接記憶體存取機制等高效率模塊?？偩€體系結構使得計算機系統(tǒng)具備了較高的兼容性，人們可以根據(jù)需求，以最小的變動靈活配置自己的計算機系統(tǒng)，擴充計算機系統(tǒng)的功能，從而使計算機廠家適應迅速變化的市場需求，效益是明顯的?？赏ㄟ^固件來設置硬件資源。一是提出“主從”的概念。但是漸漸地，IC包含各種IP模塊(微處理器、DSP、存儲器等等)，對于這種電路，工程師關注的焦點是:應該選擇哪些功能模塊、功能模塊如何使用、如何進行軟硬件的功能劃分、如何進行模塊互連、如何進行系統(tǒng)驗證等等。一般來說SOC平臺已經(jīng)包含了一些系統(tǒng)所需的常用IP，如處理器核、外圍設備、存儲器、存儲管理單元、總線仲裁器以及互連結構等，并且提供實時操作系統(tǒng)(RTOS, Real Time Operation System)，整個平臺同時也是一個完整的驗證環(huán)境，可以對集成新的IP后的系統(tǒng)進行快速的驗證。 OCPIP的OCPOCP 的IP核互連結構圖如圖14所示。多種多樣的模塊來源要求必須有統(tǒng)一的接口，以易于規(guī)范設計、即插即用。 AMBA總線協(xié)議的優(yōu)勢現(xiàn)有技術上比較成熟的片上總線標準其實數(shù)量不少，如OCP、CoreConnect、Wishbone等，而AMBA由于擁有龐大的AMBA使用者社區(qū)和廣泛的使用比率，在眾多的標準里脫穎而出。以上種種特點，可以體現(xiàn)出AMBA協(xié)議在功能上的優(yōu)越性。第二章 AMBA總線架構分析AMBA協(xié)定的目的是為了推出onchip bus的規(guī)范，為了節(jié)省面積，所以這時候的bus協(xié)定都是tristate的，（tristate bus要花更多精力去注意timing）,因此AMBA bus改用multiplexor的架構，并增加了新的特性。所有總線主設備發(fā)出它們想要執(zhí)行傳輸?shù)牡刂泛涂刂菩盘?，然后仲裁器決定把哪個主設備的地址和控制信號發(fā)送到所有從設備，中央地址譯碼器譯碼地址信息產(chǎn)生相應的從設備選擇信號，同時控制從設備到主設備多路選擇器把被尋址從設備的讀數(shù)據(jù)和響應信號發(fā)送到所有主設備。HRESP[1:0]傳輸響應信號，提供有關傳輸狀態(tài)的信息(成功、錯誤、重試或分立)。圖25給出的例子中包含了三種傳輸類型。包繞式猝發(fā)這種猝發(fā)過程中，如果傳輸?shù)钠鹗嫉刂窙]有按猝發(fā)長度(按字節(jié)數(shù)計算，等于節(jié)拍數(shù)X傳輸大小)對齊，則當傳輸?shù)刂愤f增到地址邊界時傳輸?shù)牡刂穼@。前者用來延展傳輸。對于SPLIT傳輸，仲裁器將調(diào)整優(yōu)先級方案，以便讓其它任何主設備獲取對總線的訪問，即使其優(yōu)先級更低，不過，仲裁器需要知道從設備何時可以提供數(shù)據(jù)以完成當前傳輸。然而，仲裁器如果決定猝發(fā)傳輸必須提前終止以防止對總線訪問時間過分占用，它就可以在猝發(fā)傳輸完成之前把總線授權給另外一個總線主設備。表格 28 圖211 APB寫傳輸?shù)谌?AHB總線控制模塊設計AHB在AMBA中主要是當作微處理器、直接存儲器和高頻率存儲器以及AHB Bridge之間的總線連接機制。仲裁器收到總線請求信號后，通過激活合適的HGRANTx信號來指出哪個總線主設備是當前請求總線的優(yōu)先級最高的主設備。本設計中的優(yōu)先級表采用的是固定優(yōu)先級算法。這種仲裁的原理示意圖如圖33所示。現(xiàn)仲裁器在8 master0為dummy master, master1為default master。這一邏輯可以通過NValid信號和HBUSREQx相與實現(xiàn)。譯碼器的內(nèi)存映射表具有相對的獨立性。reg_ hgrant 信號再經(jīng)過應答模塊，一方面將總線應答信號HGRANTx信號作為最后的輸出信號輸出到端口，另一方面該信號同時經(jīng)過應答編譯模塊，根據(jù)一定的時序和邏輯，計算出當前正在傳輸?shù)膍aster的設備號HMASTER信號和master鎖存信號。若所有的master都收到SPLIT的響應信號，則仲裁器會把總線訪問移交給dummy master(一種只會發(fā)出IDLE傳輸?shù)膍aster).當回應SPLIT的slave處理完傳輸?shù)囊蠛螅瑫l(fā)出HSPLIT[15:0]的信號給master o 仲裁器會在時鐘的每一個上升沿采樣HSPLIT[15:0]，當它收到HSPLIT[15:0]后，會將原來被屏蔽掉的master的總線優(yōu)先權解封，這樣master的優(yōu)先權就會回復原來的狀態(tài)而有機會去重新獲得總線訪問權。仲裁器使用了一個狀態(tài)機來控制locked傳輸，它包括四個工作狀態(tài)：正常狀態(tài)(Norma1)，鎖定狀態(tài)(Locked)，分立狀態(tài)(Split)和最后一個鎖定狀態(tài)(Last Locked)。當主設備申請訪問AHB總線時。此外還有一個AHB默認主設備，當沒有主設備被授權時其將占用總線，但它只能發(fā)出IDLE類型傳輸。APB外圍總線的工作過程可由圖2－10所示的工作狀態(tài)機描述。若主設備在進行當前猝發(fā)傳輸之后緊接著還要執(zhí)行下一個猝發(fā)傳輸，應在當前猝發(fā)傳輸期間重新將總線請求信號置為有效，若主設備在猝發(fā)傳輸過程中失去對總線的訪問，它必須重新將總線請求信號置為有效以便下次獲得對總線的訪問。兩個周期的響應是由AHB總線的流水特性決定的。在一個猝發(fā)過程中，其地址變化不能穿越1 kByte邊界。但是這次從設備不能完成，所以從設備使用HREADY信號插入一個單周期的等待。表格 16 表27 AHB SPLIT能力信號 AHB基本傳輸AHB傳輸由兩部分組成：地址段和數(shù)據(jù)段。HSIZE[3:0]傳輸大小信號，表明傳輸?shù)臄?shù)據(jù)寬度為多大，典型值有:字節(jié)(8位)、半字(16位)和字(32位)。(4) AHB譯碼器(decoder)譯碼每次傳輸?shù)牡刂?，提供傳輸中涉及的從設備的選擇信號。 課題的意義由于CMOS制造技術的快速發(fā)展，現(xiàn)今已經(jīng)可以輕易的把數(shù)百萬門的晶體整合到單一晶片IC(Intergrated Circuit)上。對各種突發(fā)訪問、亂序訪問將有更好的支持。不少公司推出了大型驗證平臺的產(chǎn)品，通常由許多巨大的FPGA陣列組成。表格 7 圖17 Avalon總線模塊邏輯示例圖Avalon采用了開關結構及從部件仲裁方式提供對主部件的同時互連，外部件與Avalon時鐘同步操作，使用非三態(tài)總線，主、從部件間多種帶寬互連，支持數(shù)據(jù)流傳輸。AHB用于高性能、高數(shù)據(jù)吞吐部件，如CPU、DMA、DSP之間的互連，ASP用來作處理器與外設之間的互連，APB則為系統(tǒng)的低速外部設備提供低功耗的簡易互連。在一定意義上說，生產(chǎn)線提供預先設計好的“功能塊”，而設計公司則是系統(tǒng)集成公司，只不過在這個層次上功能塊的規(guī)模仍然十分小(邏輯門)，設計公司的工作量仍然十分繁重。例如流行的USB及IIC總線等等。VL是按32位設計的，但同樣支持16位，也可以向64位擴充。其優(yōu)點是集成度高，性能更強，外圍電路少。1984年使用Intel 80286微處理器的IBM PC/AT計算機使用了自己的AT總線。采用總線結構便于部件和設備的擴充，尤其制定了統(tǒng)一的總線標準則容易使不同設備間實現(xiàn)互連。碩士研究生學位論文題目：基于AMBA的手機芯片SOC總線架構設計與應用姓 名： 廖 凱 學 號： 10548086 院 系： 信息科學與技術學院 專 業(yè)： 電子與通信工程 研究方向： 集成系統(tǒng)芯片（SOC） 導師姓名： 王新安 二00八 年 六 月83 / 98版權聲明任何收存和保管本論文各種版本的單位和個人，未經(jīng)本論文作者同意，不得將本論文轉借他人，亦不得隨意復制、抄錄、拍照或以任何方式傳播。為了簡化硬件電路設計、簡化系統(tǒng)結構，常用一組線路，配置以適當?shù)慕涌陔娐罚c各部件和外圍設備連接，這組共用的連接線路被稱為總線。PC/XT總線自然成為了PC機及其兼容機的總線標準。1991年后推出了第二代EISA芯片組82350DT。VL與EISA不同，實際上不需要有專用芯片，成本只是EISA的一半。各個領域實際應用的總線協(xié)議遠不止上述幾種。IC設計公司使用單元庫中的元件模型把基于高級語言的行為級描述轉換為基于電原理圖的網(wǎng)表。同CoreConnect相似，AMBA也采用分段多總線體系，定義了三種不同類型的總線：AHB、ASP和APB。Avalon總線模塊的一個邏輯示例如圖17所示?，F(xiàn)在的系統(tǒng)芯片動輒數(shù)百萬門、上千萬門，再加上存儲器的面積，已經(jīng)不是普通驗證平臺可以勝任的。另外，如連續(xù)型訪問（burst）可以加快某些快速存儲器的訪問速度；離線型訪問（split）可以讓某些慢速設備在不占用總線的情況下，先將數(shù)據(jù)準備好，再發(fā)起相應的總線訪問行為。AMBA無疑滿足了這些要求，它最先由ARM指定并維護，后來隨著影響的擴大，許多知名半導體公司都為其發(fā)展完善作出了巨大貢獻。每個AHB系統(tǒng)只能有一個仲裁器。HWRITE讀/寫控制信號，高電平時為寫傳輸，低電平時為讀傳輸。 HSPLITxSPLIT完成請求信號，由總線從設備向仲裁器指明允許哪個主設備重新進行分立(SPLIT)傳輸。主設備立即執(zhí)行第三個傳輸。如字傳輸，每個傳輸必須對齊到字地址邊界，即HADDR[ 1:0]=00 。表格 24 圖27 AHB重試響應如果從設備需要多于兩個的時鐘周期來提供ERROR, RETRY和SPLIT響應，需要在該狀態(tài)中間插入等待狀態(tài)(即HREADY信號為低電平的OKAY響應)。對于長度不定的猝發(fā)傳輸，主設備應持續(xù)有效總線請求直至它發(fā)出最后一個傳輸，因為仲裁器不能預知不定長猝發(fā)傳輸何時終止。 外設總線APB APB特性AMBA APB總線具有如下特性：接口簡單；靜態(tài)特性在外圍總線不使用時，接口功耗為零；非流水特性地址和控制信號在整個數(shù)據(jù)訪問期間保持有效；非時鐘接口特性通過解碼選通脈沖產(chǎn)生時序，不必將高頻率時鐘廣播到每個外圍設備。對于沒有映射到的地址，譯碼器將選擇默認從設備，由默認從設備提供相應的傳輸響應。最多可連接16個主設備。在AHB進行l(wèi)ocked傳輸時，仲裁器必須保證當前主設備不會失去總線的控制權，以確保當前主設備能夠順利地完成傳輸。這可以從仲裁器發(fā)出的HMASTER[3:0]信號查得。輸出表格 33 表31 仲裁器端口信號定義仲裁器的頂層模塊Request selector在時鐘的上升沿采樣從各個master發(fā)出的總線請求信號HBUSREQx和總線鎖存信號HLOCKx,以及其它相關信號，然后經(jīng)過仲裁器 logic模塊，根據(jù)優(yōu)先級的不同算法，確定出獲得總線訪問權優(yōu)先級別最高的master，保存到reg_ hgrant中。當系統(tǒng)啟動完成初始化后，AMBA總線將產(chǎn)生一個Remap信號，送人譯碼器，將譯碼器的當前內(nèi)