【正文】 系統(tǒng)總線時(shí)鐘。所有總線主設(shè)備發(fā)出它們想要執(zhí)行傳輸?shù)牡刂泛涂刂菩盘?hào)，然后仲裁器決定把哪個(gè)主設(shè)備的地址和控制信號(hào)發(fā)送到所有從設(shè)備，中央地址譯碼器譯碼地址信息產(chǎn)生相應(yīng)的從設(shè)備選擇信號(hào)，同時(shí)控制從設(shè)備到主設(shè)備多路選擇器把被尋址從設(shè)備的讀數(shù)據(jù)和響應(yīng)信號(hào)發(fā)送到所有主設(shè)備。從設(shè)備常見有外部存儲(chǔ)器接口、APB橋以及內(nèi)部存儲(chǔ)器等外圍設(shè)備。AMBA AHB系統(tǒng)總線可以支持多達(dá)16個(gè)總線主設(shè)備和任意多個(gè)總線從設(shè)備。(4) AHB譯碼器(decoder)譯碼每次傳輸?shù)牡刂罚峁﹤鬏斨猩婕暗膹脑O(shè)備的選擇信號(hào)。(3) AHB仲栽器(仲裁器)確定訪問總線的下一個(gè)總線主設(shè)備，以保證任何時(shí)刻只有一個(gè)主設(shè)備能啟動(dòng)數(shù)據(jù)傳輸。(2) AHB從設(shè)備(slave)響應(yīng)(非啟動(dòng))讀或?qū)懣偩€操作的芯核。一個(gè)典型的AMBA AHB系統(tǒng)中包含以下幾個(gè)組件:(1) AHB主設(shè)備(master)啟動(dòng)讀、寫總線操作的芯核。System bus是負(fù)責(zé)連接如ARM之類的embedded processor與DMA controller,onchip memory和其他interface,而peripheral bus則是用來連接系統(tǒng)的周邊元件，其protocol相對(duì)AHB來講較為簡(jiǎn)單，與AHB之間則通過Bridge相連，一個(gè)典型的AMBA架構(gòu)如圖21所示。第二章 AMBA總線架構(gòu)分析AMBA協(xié)定的目的是為了推出onchip bus的規(guī)范，為了節(jié)省面積，所以這時(shí)候的bus協(xié)定都是tristate的，（tristate bus要花更多精力去注意timing）,因此AMBA bus改用multiplexor的架構(gòu)，并增加了新的特性。透過重復(fù)使用的設(shè)計(jì)觀念，將不同的供應(yīng)商設(shè)計(jì)的IP快速、可靠地集成到SOC中，便成為當(dāng)今一個(gè)重要的課題。也就是說采用傳統(tǒng)的設(shè)計(jì)方式，我們所設(shè)計(jì)的電路無法充分的使用單顆IC的面積，因此造成制造成本的浪費(fèi)。 課題的意義由于CMOS制造技術(shù)的快速發(fā)展，現(xiàn)今已經(jīng)可以輕易的把數(shù)百萬門的晶體整合到單一晶片IC(Intergrated Circuit)上。就片上總線標(biāo)準(zhǔn)來說，需要確定該標(biāo)準(zhǔn)和協(xié)議擁有優(yōu)秀的技術(shù)維護(hù)力量，能夠隨著技術(shù)的變化發(fā)展不斷演進(jìn)。 良好的維護(hù)和發(fā)展前景因?yàn)榭偩€標(biāo)準(zhǔn)的選擇是一項(xiàng)基礎(chǔ)性的工作，一旦確定，往往以后的所有設(shè)計(jì)工作都將基于它來進(jìn)行，但同時(shí)技術(shù)的發(fā)展又是不斷向前的。這是很多其他總線標(biāo)準(zhǔn)的缺陷，要么得不到第三方支持，要么多方使用的協(xié)議類似但各有差異。AMBA協(xié)議是開放的總線協(xié)議，設(shè)計(jì)者采用該協(xié)議完全是免費(fèi)。以上種種特點(diǎn)，可以體現(xiàn)出AMBA協(xié)議在功能上的優(yōu)越性。支持這些協(xié)議的模塊可以判斷數(shù)據(jù)訪問的目的和權(quán)限，對(duì)于運(yùn)行操作系統(tǒng)的設(shè)備和注重安全性的設(shè)備非常有用。從控制角度來看。對(duì)各種突發(fā)訪問、亂序訪問將有更好的支持。再次，AMBA的地址和數(shù)據(jù)相位間有流水線的關(guān)系，使存儲(chǔ)器訪問可以提前準(zhǔn)備，使主設(shè)備間的切換不浪費(fèi)額外的時(shí)鐘周期，尤其特別適合與內(nèi)置流水線的處理器接口。其次，、單向信號(hào)線的協(xié)議。首先，AMBA有優(yōu)秀的握手協(xié)議，由專門的仲裁模塊來決定各主設(shè)備的訪問請(qǐng)求。 AMBA在技術(shù)上的優(yōu)勢(shì)如果從數(shù)據(jù)傳送角度來看，任何功能完整的存儲(chǔ)器接口加上適當(dāng)?shù)奈帐謪f(xié)議，都可以滿足片上總線的定義。 AMBA總線協(xié)議的優(yōu)勢(shì)現(xiàn)有技術(shù)上比較成熟的片上總線標(biāo)準(zhǔn)其實(shí)數(shù)量不少，如OCP、CoreConnect、Wishbone等，而AMBA由于擁有龐大的AMBA使用者社區(qū)和廣泛的使用比率，在眾多的標(biāo)準(zhǔn)里脫穎而出。如果模塊間的互聯(lián)統(tǒng)一簡(jiǎn)潔，那么在劃分和調(diào)試的時(shí)候便很方便。一是功能的可劃分性，二是拓?fù)浣Y(jié)構(gòu)的可劃分性。不少公司推出了大型驗(yàn)證平臺(tái)的產(chǎn)品，通常由許多巨大的FPGA陣列組成。如果這個(gè)接口標(biāo)準(zhǔn)得到廣泛應(yīng)用，還有許多第三方資源可供利用，如專門的驗(yàn)證IP、EDA產(chǎn)品、甚至免費(fèi)工程資源和使用經(jīng)驗(yàn)等。如果一個(gè)模塊沒有統(tǒng)一的接口，而都是含義豐富的專用連線，很難保證測(cè)試的覆蓋率，這些連線的測(cè)試激勵(lì)或測(cè)試結(jié)果的跟蹤對(duì)于驗(yàn)證工程師來說將是個(gè)巨大且痛苦的挑戰(zhàn)。 驗(yàn)證層次的可劃分性復(fù)雜的系統(tǒng)芯片不能一開始就做全系統(tǒng)的調(diào)試，需要按邏輯層次來劃分驗(yàn)證層次?，F(xiàn)在只不過搬到了芯片內(nèi)部，用來統(tǒng)一各個(gè)模塊間的連接。多種多樣的模塊來源要求必須有統(tǒng)一的接口，以易于規(guī)范設(shè)計(jì)、即插即用。開發(fā)和驗(yàn)證一般由好幾個(gè)小組共同完成，甚至不同的模塊由不同的設(shè)計(jì)公司提供。 Altera大部分結(jié)構(gòu)復(fù)雜的IP都采用該標(biāo)準(zhǔn)。表格 7 圖17 Avalon總線模塊邏輯示例圖Avalon采用了開關(guān)結(jié)構(gòu)及從部件仲裁方式提供對(duì)主部件的同時(shí)互連，外部件與Avalon時(shí)鐘同步操作，使用非三態(tài)總線，主、從部件間多種帶寬互連，支持?jǐn)?shù)據(jù)流傳輸。表格 6 圖16 Avalon總線系統(tǒng)結(jié)構(gòu)圖其中 Avalon總線模塊完成了整個(gè)可編程系統(tǒng)片上部件及外設(shè)之間互連，包括了控制、數(shù)據(jù)、地址信號(hào)及總線的仲裁。表格 5 圖15 兩個(gè)VCI通過總線互連的邏輯結(jié)構(gòu) Altera的Avalon總線Avalon總線是Altera 可編程片上系統(tǒng)SoPC（systemonaprogrammable chip）IP核互連解決方案， SoPC Builder 來完成整個(gè)系統(tǒng)模塊（包括Avalon）的生成和集成。OCP對(duì)接口定義更為完整，并且兼容VSIA,可以認(rèn)為VSIA是OCP的一個(gè)子集。對(duì)連接各接口模塊的片上內(nèi)連總線形式，OCP未作定義，由用戶來擴(kuò)展。 OCPIP的OCPOCP 的IP核互連結(jié)構(gòu)圖如圖14所示。表格 3 圖13 Wishbone邏輯結(jié)構(gòu)wishbone更著重定義IP核的接口信號(hào)和總線周期標(biāo)準(zhǔn)以實(shí)現(xiàn)IP核的重用，而對(duì)主從部件互連的內(nèi)連網(wǎng)絡(luò)，它只是定義了點(diǎn)到點(diǎn)（pointtopoint）、數(shù)據(jù)流（data flow）、共享總線（shared bus）、交叉開關(guān)（crossbar switch）四種不同形式，需由用戶來靈活選擇、生成、擴(kuò)展，用戶還可用兩條Wishbone總線進(jìn)行復(fù)雜系統(tǒng)的集成。表格 2 圖12 AMBA總線的邏輯結(jié)構(gòu) Silicore的Wishbone總線Wishbone邏輯結(jié)構(gòu)如圖13所示。AHB用于高性能、高數(shù)據(jù)吞吐部件，如CPU、DMA、DSP之間的互連，ASP用來作處理器與外設(shè)之間的互連，APB則為系統(tǒng)的低速外部設(shè)備提供低功耗的簡(jiǎn)易互連。表格 1 圖11 CoreConnect總線的邏輯結(jié)構(gòu) ARM的AMBA總線AMBA總線的邏輯結(jié)構(gòu)如圖12所示。CoreConnect采用了總線分段的方式，提供了三種基本類型總線，即處理器內(nèi)部總線PLB(Processor Local Bus)、片上外圍總線OPB（OnChip Peripheral Bus）和設(shè)備控制總線DCR（Device Control Register）。 幾種常用的片上總線比較目前有較大影響的 IP核互連規(guī)范有IBM的CoreConnect總線、ARM的AMBA(Advanced Microcontroller Bus Architecture)、Silicore Corp的Wishbone、開放核心協(xié)議國(guó)際聯(lián)合（OCPIP）的OCP (Open Core Protocol)與虛擬插座接口連盟VSIA (Virtual Socket Interface Alliance)的VCI（Virtual Component Interface）、Altera的Avalon總線，　以及PlamchIP的CoreFrame 、MIPS的ECTM Interface， Altera的AtlanticTM Interface、IDT的IPBusTM (IDT Peripheral Bus)、Sonics的SiliconBackplaneTM μN(yùn)etwork等，新的互連方案如基于PCI的方案也在積極發(fā)展中，下面就前面幾種予以介紹。此外，在平臺(tái)交付給用戶進(jìn)行隨后的開發(fā)，互連結(jié)構(gòu)也決定用戶是否能快速方便地加入自己專用的或第三方的IP模塊。一般來說SOC平臺(tái)已經(jīng)包含了一些系統(tǒng)所需的常用IP，如處理器核、外圍設(shè)備、存儲(chǔ)器、存儲(chǔ)管理單元、總線仲裁器以及互連結(jié)構(gòu)等，并且提供實(shí)時(shí)操作系統(tǒng)(RTOS, Real Time Operation System)，整個(gè)平臺(tái)同時(shí)也是一個(gè)完整的驗(yàn)證環(huán)境，可以對(duì)集成新的IP后的系統(tǒng)進(jìn)行快速的驗(yàn)證。目前業(yè)界普遍使用的是基于平臺(tái)的SOC設(shè)計(jì)方法，這種方法能有效的加速某個(gè)系列的派生產(chǎn)品的開發(fā)。當(dāng)標(biāo)準(zhǔn)功能塊發(fā)展到現(xiàn)在的上萬門規(guī)模時(shí)，一個(gè)獨(dú)立于生產(chǎn)線之外的產(chǎn)業(yè)誕生了，這就是IP產(chǎn)業(yè)。在一定意義上說，生產(chǎn)線提供預(yù)先設(shè)計(jì)好的“功能塊”，而設(shè)計(jì)公司則是系統(tǒng)集成公司，只不過在這個(gè)層次上功能塊的規(guī)模仍然十分小(邏輯門)，設(shè)計(jì)公司的工作量仍然十分繁重。 IP產(chǎn)業(yè)最初起源于IC生產(chǎn)加工線所提供的標(biāo)準(zhǔn)單元庫(kù)。片上總線(onchip bus)作為SOC集成系統(tǒng)的互連結(jié)構(gòu)，可以把各個(gè)IP功能模塊間的相互通信問題，包括數(shù)據(jù)格式、通信聯(lián)絡(luò)、時(shí)序、協(xié)議等方面，從而為設(shè)計(jì)人員免去相當(dāng)大的精力去考慮如何將自己設(shè)計(jì)的功能模塊和其他功能模塊連接起來，使得IF模塊集成起來更加方便。這些問題的關(guān)鍵在于IP的定義沒有一個(gè)通用的接口標(biāo)準(zhǔn)，這是因?yàn)樾酒瑢?shí)現(xiàn)的功能千差萬別，性能方面的要求也由于應(yīng)用領(lǐng)域的差異而不同，即使同樣功能的IP模塊在速度、面積、功耗、對(duì)外接口等方面也表現(xiàn)各異。在現(xiàn)實(shí)的市場(chǎng)上，可以立刻重復(fù)使用的IP模塊很少，因?yàn)樵S多IP在設(shè)計(jì)之初都是針對(duì)特定的應(yīng)用，而很少考慮到要與外來電路搭配使用。但是漸漸地，IC包含各種IP模塊(微處理器、DSP、存儲(chǔ)器等等)，對(duì)于這種電路，工程師關(guān)注的焦點(diǎn)是:應(yīng)該選擇哪些功能模塊、功能模塊如何使用、如何進(jìn)行軟硬件的功能劃分、如何進(jìn)行模塊互連、如何進(jìn)行系統(tǒng)驗(yàn)證等等。在SOC設(shè)計(jì)中，功能組裝正在逐漸代替功能設(shè)計(jì)，而成為主流的設(shè)計(jì)方法。 IP互連策略及片上總線系統(tǒng) 基于IP重用的設(shè)計(jì)方法學(xué)由于消費(fèi)電子和通訊技術(shù)的飛速發(fā)展，SOC越來越成為IC業(yè)界廣泛關(guān)注的焦點(diǎn)。例如流行的USB及IIC總線等等。以上的所描述的只是的總線發(fā)展在計(jì)算機(jī)領(lǐng)域的一個(gè)縮影。1997年英特爾推出了第一款支持AGP總線技術(shù)的Pentium II處理器用的芯片組，“440LX”。1996年7月Intel公司在PCI圖形接口的基礎(chǔ)上專為顯示卡接口提出AGP標(biāo)準(zhǔn)。PCI與VL相比有以下優(yōu)點(diǎn)：①正式從32 位升級(jí)到64位；②在突發(fā)方式下地址可無限地線性遞增；③傳輸率可增大1 倍； ④擴(kuò)展性極好；⑤可允許5V 供電向3V 平滑過渡；⑥與CPU 無關(guān)，與時(shí)鐘頻率無關(guān)，可用于各種平臺(tái)，支持多處理器和并發(fā)工作。V L bus的擴(kuò)展情況隨所用CPU工作頗率而定，從而導(dǎo)致它的第二個(gè)缺點(diǎn)，兼容性差。VL支持高速視頻控制器，最大傳輸速率可以達(dá)到132MB/s，滿足了圖形用戶界面和多媒體的需要。VL是按32位設(shè)計(jì)的，但同樣支持16位，也可以向64位擴(kuò)充。1992年5月VESA(視頻標(biāo)準(zhǔn)協(xié)會(huì))制訂局部總線標(biāo)準(zhǔn)VESA局部總線(簡(jiǎn)稱VL)技術(shù)。Multibus II的最大貢獻(xiàn)是將網(wǎng)絡(luò)概念引入總線技術(shù)，允許在插件箱內(nèi)用網(wǎng)絡(luò)概念來組織多微處理器之間通過總線結(jié)構(gòu)互連和通信，用類似局域網(wǎng)的通信規(guī)程來保證在一個(gè)多處理器系統(tǒng)中各處理器模板間的有效信息的傳輸。這種總線之所以被稱為Multibus，是因?yàn)樵谠O(shè)計(jì)時(shí)實(shí)際上己提出了多總線的概念，即系統(tǒng)總線、局部總線和I/O擴(kuò)展總線SBX, LBX。在主從設(shè)備間交換信息時(shí)可允許不同速度的模塊改用Multibus。一是提出“主從”的概念。1980年Multibus被IEEE標(biāo)準(zhǔn)化委員會(huì)推薦為IEEE 796標(biāo)準(zhǔn)。Intel公司也于1977年推出的一種微機(jī)總線Multibus。其優(yōu)點(diǎn)是集成度高，性能更強(qiáng)，外圍電路少。缺點(diǎn)是外圍芯片太多。1989年出現(xiàn)了第一代的EISA芯片組82350。1988年Compaq公司聯(lián)合HP, AST, Epson, NEC, Olivetti, Tandy, Wyse, ZDS等約500家廠商，推出了與MCA競(jìng)爭(zhēng)的EISA (Extended Industrial Standard Architecture)總線?？捎闷胀ㄔ骷涂删幊踢壿嬈骷?gòu)成?？赏ㄟ^固件來設(shè)置硬件資源。采用了這項(xiàng)技術(shù)，使得總線能夠進(jìn)行突發(fā)傳輸。1987年IBM公司年推出它的PS/250型微機(jī)時(shí)，改用了新的總線微通道結(jié)構(gòu)(Micro Channel Architecture). MCA總線采用了不少新技術(shù):采用總線主控技術(shù)，從而可以控制當(dāng)前數(shù)據(jù)的傳輸。1984年使用Intel 80286微處理器的IBM PC/AT計(jì)算機(jī)使用了自己的AT總線。由于IBM公司的巨大影響力，更由于IBM公司對(duì)其推出的個(gè)人計(jì)算機(jī)采取的開放戰(zhàn)略，使個(gè)人計(jì)算機(jī)在技術(shù)上獲得了巨大的成功。1981年，IBM的一個(gè)研究小組推出了以8088為CPU的新一代個(gè)人計(jì)算機(jī)，為增加擴(kuò)充能力也設(shè)計(jì)了總線。由于插入和拔出功能模塊板的便利性，使一些額外性能可安裝在機(jī)器上。以下回顧一下計(jì)算機(jī)總線的發(fā)展歷程?？偩€體系結(jié)構(gòu)使得計(jì)算機(jī)系統(tǒng)具備了較高的兼容性，人們可以根據(jù)需求，以最小的變動(dòng)靈活配置自己的計(jì)算機(jī)系統(tǒng)，擴(kuò)充計(jì)算機(jī)系統(tǒng)的功能，從而使計(jì)算機(jī)廠家適應(yīng)迅速變化的市場(chǎng)需求，效益是明顯的。并行通信速度快、實(shí)時(shí)性好，但由于占用的口線多，不適于小型化產(chǎn)品；而串行通信速率雖低，但在數(shù)據(jù)通信吞吐量不是很大的微處理電路中則顯得更加簡(jiǎn)易、方便、靈活。內(nèi)部總線是微機(jī)內(nèi)部各外圍芯片與處理器之間的總線，用于芯片一級(jí)的互連；而系統(tǒng)總線是微機(jī)中各插件板與系統(tǒng)板之間的總線，用于插件板一級(jí)的互連；外部總線則是微機(jī)和外部設(shè)備之間的總線，微機(jī)作為一種設(shè)備，通過該總線和其他設(shè)備進(jìn)行信息與數(shù)據(jù)交換，它用于設(shè)備一級(jí)的互連。采用總線結(jié)構(gòu)便于部件和設(shè)備的擴(kuò)充，尤其制定了統(tǒng)一的總線標(biāo)準(zhǔn)則容易使不同設(shè)備間實(shí)現(xiàn)互連。.For the onchip bus, flexibility is the key to reuse by enabling developers to select the optimal architecture to efficiently meet the perf