【正文】 多，導致一個嵌入式系統(tǒng)的開發(fā)時間難以預測及控制；而嵌入式系統(tǒng)越來越復雜，架構規(guī)格又時常更新改變，整合困難且耗時，產(chǎn)品生命周期又越來越短，迫使設計者在設計硬件架構時必須從本質上要較有彈性去考量。碩士研究生學位論文題目：基于AMBA的手機芯片SOC總線架構設計與應用姓 名： 廖 凱 學 號： 10548086 院 系： 信息科學與技術學院 專 業(yè)： 電子與通信工程 研究方向： 集成系統(tǒng)芯片（SOC） 導師姓名： 王新安 二00八 年 六 月83 / 98版權聲明任何收存和保管本論文各種版本的單位和個人，未經(jīng)本論文作者同意，不得將本論文轉借他人，亦不得隨意復制、抄錄、拍照或以任何方式傳播。否則，引起有礙作者著作權之問題，將可能承擔法律責任。而系統(tǒng)總線設計的靈活、彈性，允許系統(tǒng)開發(fā)者可以選擇最理想的架構，有效地滿足各種各樣的系統(tǒng)所需要的效能，是Reuse的關鍵所在。SOC設計者有時為了和周邊裝置配置及頻寬，要在通道數(shù)和時間頻率最優(yōu)化間選擇一個最佳化的的組合，因而選擇AMBA Multilayer的架構。它可以支持多個masters管理機制而達到最大的系統(tǒng)效能，是一個高速、高頻率的總線。本論文的目的即是研究基于AMBA這種片上總線系統(tǒng)的智能手機SOC系統(tǒng)架構的設計和應用。具體的工作包括：AHB總線協(xié)議的研究；手機芯片各模塊互連結構的設計；手機芯片各模塊總線接口的設計；總線模塊的設計，包括仲裁器、地址譯碼器、多路選擇器、AHB2AHB總線橋的設計、AHB2APB總線橋的設計。it is great required a more flexible onchip bus to properly connect sorts of IP modules為了簡化硬件電路設計、簡化系統(tǒng)結構，常用一組線路，配置以適當?shù)慕涌陔娐?，與各部件和外圍設備連接，這組共用的連接線路被稱為總線。微機中總線一般有內部總線、系統(tǒng)總線和外部總線。另外，從廣義上說，計算機通信方式可以分為并行通信和串行通信，相應的通信總線被稱為并行總線和串行總線。串行通信一般可分為異步模式和同步模式。相比傳統(tǒng)行業(yè)的技術發(fā)展，總線技術發(fā)展時間不是很長，但是發(fā)展變化的速度卻是極快。計算機總線起源于20世紀60年代，由于集成電路技術的發(fā)展，使計算機系統(tǒng)的構成由分立的元器件向包括若干元器件的集成電路組成的功能模塊過渡，廠商在設計計算機系統(tǒng)時，也由原來的把系統(tǒng)要實現(xiàn)的全部功能設計在一塊大電路板上，向分成若干部分的功能模塊板過渡，然后再把各個功能模塊板插入計算機的設備框架中，這些框架用許多電纜線連在一起。這些電纜線可以看作是最初的總線。該總線被稱為PC或PC/XT總線。PC/XT總線自然成為了PC機及其兼容機的總線標準。AT總線規(guī)范從未公布過，但是由于IBM PC機和286微機的影響，AT總線約定俗成，竟形成了事實上的標準計算機總線，即ISA(Industrial Standard Architecture)總線。系統(tǒng)總線還可通過總線仲裁機構控制多個總線主控制器。中斷采用電平敏感信號。整個系統(tǒng)設計特別注重抗電磁干擾。雖然MCA總線擁有技術上的先進性，但是由于IBM為了擴大市場份額采取了封閉的策略，并且其與之俱來的存儲周期長和與已有硬件的不兼容性使它難以在競爭激烈的微機市場找回失去的天地，其影響力遠遠不如下面提到的EISA總線。EISA總線的最大特點就是百分之百與ISA總線兼容，從而使得采用EISA總線的微機在傳統(tǒng)的PC機市場上占據(jù)了顯著的有利位置。其優(yōu)點是兼容性好，可靠性高，穩(wěn)定性強。1991年后推出了第二代EISA芯片組82350DT。缺點是其二級Cache必須使用Intel的82485，這就限制了使用。最初是為Intel公司的80/86產(chǎn)品系列的使用而設計，但是由于其設計性能的先進性，以后在280，6800等芯片上也用得非常的好。這種定義線數(shù)為86的總線，直接尋址能力可達1M字節(jié)，I/O端口尋址能力達到64k, Multibus在當時區(qū)別于其它總線的標準有二。系統(tǒng)中主設備控制Multibus接口，從設備根據(jù)主設備提供的設備地址編碼和命令動作。二是在多重處理系統(tǒng)中能夠連接多達16個主設備共享Multibus資源，這時它可按雛菊鏈優(yōu)先權方式或并行方式向多主設備提供控制信號。1985年美國Intel公司與ZILOq TEKTRONIX, NCR等18家公司正式推出，并由IEEE于1987年審定作為IEEE一P1296標準的Multibus II，它能支持32位，微處理器。因而Multibus II被譽為首開現(xiàn)代總線之先河。VL與EISA不同，實際上不需要有專用芯片，成本只是EISA的一半。因此在CPU方面它支持386SX, 386DX, 486SX, 486DX, 486DX2和Pentium等Intel處理器。在提高性能的同時，VL bus也存在著缺點，由于VL bus不是很嚴格的標準，其工作穩(wěn)定性也就因設計人員而異，這也是它的缺點之一。V L bus的這些缺點導致了新一代標準總線PCI總線的興起。這項名為外圍部件互連的總線有嚴格的規(guī)范，它保證了這種總線系統(tǒng)具有良好的兼容性，即符合PCI規(guī)范的擴展卡可插入任何PCI系統(tǒng)而可靠地工作。所有這些優(yōu)點使得PCI得到了廣泛的支持和應用，成為當前計算機主流局部總線。這是一種與PCI總線迥然不同的圖形接口，它完全獨立于PCI總線之外，直接把顯卡與主板控制芯片聯(lián)在一起，使得3D圖形數(shù)據(jù)省略了越過PCI總線的過程，從而很好地解決了低帶寬PCI接口造成的系統(tǒng)瓶頸問題。在2002年9月發(fā)表了支持AGP 。各個領域實際應用的總線協(xié)議遠不止上述幾種。而且，總線也沒有停止發(fā)展的步伐，在2001年春節(jié)的Intel開發(fā)者大會上，Intel展示將用來替代PCI總線和各種不同內部芯片連接的第三代I/O總線技術，當時Intel稱之為“3GI0，意為“第三代I/O標準”，后更名為PCIexpress，它已被大家公認為下一代10年總線標準。SOC在一塊硅片上集成了大量模塊，包括處理器、微控制器、存儲器、接口電路、專用電路等，因此，SOC意味著更大的設計規(guī)模。傳統(tǒng)的設計方法中，無論是HDL還是原理圖設計，重點都在于設計新的電路來實現(xiàn)系統(tǒng)功能。比較起來，以功能組裝為基礎或以設計復用為基礎的方法更能適應這種關注焦點的轉移，從而滿足SOC的設計需要。IP模塊本身的缺陷給IP集成帶來的一系列問題有：IP模塊的接口不能夠和SOC定義的片上總線很好地匹配，IP模塊提供的技術文檔不完善，IP模塊提供的技術支持不充分、不及時等。國際上，一些大公司的解決辦法是逐步定義公司內部甚至是幾個公司間通用的片上總線標準。IP核是集成電路知識產(chǎn)權模塊的簡稱,它是經(jīng)過預先設計、預先驗證，具有相對獨立的功能，可以重復使用在SOC和復雜ASIC中的電路模塊，在工業(yè)界，其又常被稱為SIP。IC設計公司使用單元庫中的元件模型把基于高級語言的行為級描述轉換為基于電原理圖的網(wǎng)表。隨著設計規(guī)模不斷增長，一個合乎邏輯的發(fā)展是:增大標準功能塊的規(guī)模，以減少設計公司的重復勞動，從而使設計周期仍然保持在合理的時間范圍內。IP產(chǎn)業(yè)以商品的形式為系統(tǒng)集成公司提供具有一定規(guī)模的功能塊設計。它通常是由SOC核供應商提供基本的平臺結構，系統(tǒng)集成商從IP提供商處獲得所需要的IP在已有的平臺基礎上重新構造自己的設計。構建SOC設計平臺，首先要考慮的便是如何把各功能IP模塊集成起來，亦即片內互連結構如何定義，具體來說也就是各功能模塊間的相互通信問題，包括數(shù)據(jù)格式、通信聯(lián)絡、時序、協(xié)議等方面。對此國際上提出了許多不同的策略，但目前普遍被接受的仍是層次化片上總線的互連結構。 IBM的CoreConnect總線CoreConnect總線的邏輯結構如圖11所示。PLB提供了一個高帶寬、低延遲、高性能的處理器內部總線；OPB則用于連接具有不同的總線寬度及時序要求的外設和內存；DCR用來在CPU通用寄存器與設備控制寄存器之間傳輸數(shù)據(jù)，以減少PLB的負荷，增加其帶寬。同CoreConnect相似，AMBA也采用分段多總線體系，定義了三種不同類型的總線：AHB、ASP和APB。系統(tǒng)總線和外設總線之間的橋接器提供AHB/ASP部件與APB部件間的訪問代理與緩沖。Wishbone采用的是主/從的構架，主、從部件通過內連網(wǎng)絡進行互連。 。OCP是基于定義一套完整通用IP核插座接口標準的互連方案，通過定義IP核與對應接口模塊間點到點的接口信號協(xié)議，如數(shù)據(jù)信號、邊帶信號和測試信號等，來實現(xiàn)IP核的可重用、即插即用、認證及測試，及不同IP核接口的集成，點到點的接口方式簡單且可完成數(shù)據(jù)的高速傳輸。 表格 4 圖14 OCP 的IP核互連結構圖VSIA同OCP相仿，也通過定義IP核的接口及點對點的方式來實現(xiàn)不同IP核的互連。兩個VCI通過總線互連的邏輯結構示意如圖15所示。集成的系統(tǒng)示意圖如圖16所示。Avalon總線模塊的一個邏輯示例如圖17所示。Avalon同時對總線信號的定時、主從部件傳輸?shù)男盘栕髁硕x，以便于不同IP核的集成。 智能手機芯片設計要求與AMBA片上總線標準的優(yōu)勢 智能手機芯片設計要求 模塊標準化和可復用性對于復雜系統(tǒng)芯片來說，各模塊并不能由一人或少數(shù)幾人設計。還有可能模塊并不是同一時期的產(chǎn)物，是從過去繼承或從市場上選擇的（就是我們通常所說的IP）。這樣的概念已經(jīng)在PC機的主機箱里發(fā)揮到極致，如PCI接口。統(tǒng)一的接口可以比自定義的私有互連更容易理解，接口標準化同時也推動了模塊的重復使用。通常先驗證模塊或子系統(tǒng)，然后再全系統(tǒng)聯(lián)調。如果有一套統(tǒng)一的標準接口，驗證工程師只需根據(jù)時間先后發(fā)出固定時序的信號，驗證效率將得到極大提高。現(xiàn)在的系統(tǒng)芯片動輒數(shù)百萬門、上千萬門，再加上存儲器的面積，已經(jīng)不是普通驗證平臺可以勝任的。在這樣的平臺上驗證芯片，要求芯片的設計必須有簡單的可劃分性。如果模塊間的互連信號太多又沒有規(guī)律，功能上很難區(qū)分在不同的FPGA之間，邏輯連線也使普通的FPGA管腳不夠用。對于復雜的系統(tǒng)芯片而言，內部模塊的連接應該盡可能地標準化。下面便主要介紹AMBA在各方面的優(yōu)勢。但除了基本的數(shù)據(jù)訪問功能外，AMBA還具有許多其他不可或缺的特性。這種優(yōu)先級的設定是靈活而又隨時可變的，這使系統(tǒng)總線的調度非常有效率。這使它非常適合于現(xiàn)代大規(guī)模集成電路設計自動化的要求，與EDA工具的耦合非常自然，容易達到更高的時鐘頻率。另外，如連續(xù)型訪問（burst）可以加快某些快速存儲器的訪問速度；離線型訪問（split）可以讓某些慢速設備在不占用總線的情況下，先將數(shù)據(jù)準備好，再發(fā)起相應的總線訪問行為。這些技術特點使AMBA可以運行在更高的時鐘頻率，在相同的頻率下可以提供更高的數(shù)據(jù)吞吐量。其次，ARM把很多處理器設計的經(jīng)驗帶入了總線協(xié)議，在協(xié)議中加入了一些控制特性，如有關取指令還是取數(shù)據(jù)、用戶模式還是特權模式、可否緩存等信息，這些信息在處理器以外的系統(tǒng)同樣發(fā)揮重要的作用。同時還可以增強數(shù)據(jù)交換的實時性，對于有通信功能和多處理器共享需求的系統(tǒng)非常關鍵。 利于SOC的集成、驗證和測試理想的總線標準應該讓遵循它的各種部件可以即插即用，這種統(tǒng)一性又必須易于實現(xiàn)。同時，市場上還有眾多工具和IP公司提供基于AMBA的工具和服務，但在這個龐大的AMBA開發(fā)者社區(qū)里面，大家遵循的標準是嚴格統(tǒng)一的，能完全保證各個部分的即插即用性。正是因為AMBA易于實現(xiàn)的技術統(tǒng)一性造就了AMBA與眾不同的地位。從工程師的角度來看，我們不能夠期望今天使用的某項技術或標準可以一成不變地使用很多年。AMBA無疑滿足了這些要求，它最先由ARM指定并維護，后來隨著影響的擴大，許多知名半導體公司都為其發(fā)展完善作出了巨大貢獻。然而，雖然晶片設計密度一直隨著摩爾定律成直線發(fā)展，但是設計生產(chǎn)力落差卻逐漸拉開。在如何使晶片尺寸更小、效能增加、成本降低、縮短產(chǎn)品上市時間，以及功率消耗更低的效益驅動下，SOC的應用得到持續(xù)的發(fā)展。本文對ARM公司的SOC片上總線既AHB總線協(xié)議作了詳細的分析,包括了總線的系統(tǒng)架構,掛在總線上的設備模塊接口的各種控制信號以及總線各種傳輸狀態(tài)下的信號時序分析,在這基礎上實現(xiàn)了AHB總線系統(tǒng)在智能手機芯片SOC設計當中的應用。一個以AMBA架構的SOC一般包含了highperformance的system busAHB與lowpower的peripheral bus APB。表格 8 圖21 AMBA架構圖 AMBA AHB總線協(xié)議 AHB總線簡介AHB總線是AMBA片內總線結構中的系統(tǒng)總線，它可以解決高性能可綜合設計的要求，并可以支持多總線處理器核、滿足高帶寬數(shù)據(jù)傳輸要求，AMBA AHB總線具有高性能、高時鐘頻率系統(tǒng)的多種特性，包括：支持猝發(fā)(burst)傳輸；支持分立(SPLIT)傳輸；支持單周期主設備切換；單時鐘沿操作；多路復用(非三態(tài))實施方案；高達1024位的可變數(shù)據(jù)總線寬度結構。在任何時候，只能有一個總線主設備在使用總線。從設備信號向AHB主設備指明當前數(shù)據(jù)傳輸?shù)臓顟B(tài)(成功、失敗，或等待)。每個AHB系統(tǒng)只能有一個仲裁器。所有的AHB實現(xiàn)方案中需要一個集中的譯碼器。典型的AHB系統(tǒng)中，常見的主設備有處理器、DSP, DMA控制器以及測試接口等。 AHB總線系統(tǒng)互連結構AHB系統(tǒng)總線協(xié)議采用的是中央多路選擇器互連方案，其互連結構如圖22表格 9 圖22 AHB總線互連結構所示。 AHB信號描述 AHB全局信號HRESETn系統(tǒng)總線復位信號，用于復位系統(tǒng)和總線，低電平有效。表格 10 表21 AHB全局信號 AHB仲裁信號HBUSREQx總線請求信號，總線主設備x發(fā)出該信號向總線仲裁器請求總線。HGRANTx總線允許信號，當該信號有效，表明總線主設備為當前最高優(yōu)先級主設備。表格 11 表22 AHB仲裁信號 AHB控制信號HADDR[31:0]系統(tǒng)地址總線。HWRITE讀/