【文章內(nèi)容簡介】 ................................... 23 EM 狀態(tài)機(jī) ................................................................................................................................. 23 SIMULATION 仿真結(jié)果 .................................................................................................................. 24 總結(jié)與展望 ....................................................................................................................................................... 26 參考文獻(xiàn)(REFERENCES) ............................................................................................................................. 27 致 謝(ACKNOWLEDGEMENT) ............................................................................................................... 28 第一章：概述和背景 嵌入式系統(tǒng)和 SOC： 概念：嵌入式系統(tǒng)被定義為：以應(yīng)用為中心、以 計(jì)算機(jī)技術(shù)為基礎(chǔ) 、軟件硬件可裁剪、適應(yīng)應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗 嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。嵌入式系 統(tǒng)是將先進(jìn)的計(jì)算機(jī)技術(shù)、半導(dǎo)體技術(shù)和電子技 術(shù)和各個(gè)行業(yè)的具體應(yīng)用相 結(jié)合后的產(chǎn)物， 這一點(diǎn)就決定了它必然是一個(gè)技術(shù)密集、資金密集、高度分散、不斷創(chuàng)新的知識集成系統(tǒng)。SOC 設(shè)計(jì)是指在針對某一具體功能的芯片設(shè)計(jì)中，在芯片內(nèi)部包含了嵌入式CPU 內(nèi)核及該內(nèi)核完整的運(yùn)行環(huán)境（例如總線系統(tǒng)、存 儲器系統(tǒng)、通 訊 接口，有時(shí)甚至包括一個(gè)嵌入式的操作系統(tǒng)和完整的軟件運(yùn)行環(huán)境），和 為該芯片特定功能工作的 專用硬件模塊，并使得 這些專用的功能模塊可以和嵌入式運(yùn)算模塊有機(jī)地組成一個(gè)復(fù)雜系統(tǒng)，系統(tǒng)內(nèi)部以軟硬件相結(jié)合的方式完成系統(tǒng)所要求的整體功能。 SOC 設(shè)計(jì)趨勢趨勢一 軟硬件協(xié)同設(shè)計(jì)　　面向 SOC 的 軟硬件協(xié)同設(shè)計(jì) 理論，首先是系統(tǒng)的描述方法。其次是這一全新的設(shè)計(jì)理論與已有的集成電路設(shè)計(jì)理論之間的接口。第三，這種全新的軟硬件協(xié)同設(shè)計(jì)理論將如何確定最優(yōu)性原則。除了芯片設(shè)計(jì)師們已 經(jīng)熟知的速度、面 積等硬件優(yōu) 化指標(biāo)外，與軟件相關(guān)的如代碼長度、資源利用率、穩(wěn)定性等指標(biāo)也必 須由設(shè)計(jì)者認(rèn)真地加以考 慮。第四，如何對這樣的一個(gè)包含軟件和硬件的系統(tǒng)的功能進(jìn)行驗(yàn)證。最后，功耗問題。 簡單地對一個(gè)硬件設(shè)計(jì)進(jìn)行功耗分析是可以的，但是由于軟件運(yùn)行引起的動態(tài)功耗則只能通過軟硬件的聯(lián)合運(yùn)行才能知道?！　≮厔荻?IP 核生成及復(fù)用　　IP 核的生成具有與常規(guī)的集成電路設(shè)計(jì)不同的特點(diǎn)。像時(shí)序、測試和低功耗等等雖然是集成電路設(shè)計(jì)中的經(jīng)典問題，但是直接將已有的 設(shè)計(jì)方法應(yīng)用到 IP 核的設(shè)計(jì)中就會出現(xiàn)許多意想不到的困難。由于 IP 核的特殊性和集成 電路開發(fā)的高風(fēng)險(xiǎn)性，IP 核的使用決不是這些 IP 核的簡單堆砌，使用過程中不僅僅要考 慮它們的功能，更要使它 們 融入芯片。所以說，IP 核的使用需要綜合考慮諸多因素。 WLAN ： IEEE 協(xié)議：上世紀(jì)90 年代，IEEE 為了規(guī)范局域網(wǎng)和城域網(wǎng)的設(shè)計(jì)，制定了802 網(wǎng)絡(luò)框架協(xié)議。 該協(xié)議采用了國際標(biāo)準(zhǔn)化組織（ISO ）對于通用網(wǎng)絡(luò)應(yīng)用推薦的開放式系統(tǒng)互聯(lián)（OSI）參考模型，提出了局域網(wǎng)和城域網(wǎng)在物理層和數(shù)據(jù)鏈路層的技術(shù)規(guī)范。在802 系列協(xié)議標(biāo)準(zhǔn)中， 規(guī)范了邏輯鏈路控制協(xié)議， 規(guī)范了 協(xié)議層次管理和介質(zhì)訪問橋 接等協(xié)議， 規(guī)范了網(wǎng)絡(luò)安全協(xié)議架構(gòu)。 就是在這一協(xié)議家族中以無線空間為介質(zhì)， ISM 頻段上，采用載波偵聽、沖突避免機(jī)制訪問介質(zhì) 的無線局域網(wǎng)的技術(shù)規(guī)范。 技術(shù)特點(diǎn)：相對于傳統(tǒng)的有線網(wǎng)絡(luò)，無線 局域網(wǎng)是工作在無線信道介 質(zhì)下。 對于物理層來說，這是一種根本沒有絕對邊界的介質(zhì)范疇；這種介質(zhì)環(huán)境完全暴露在沒有約束的空間下，ISM 的信道完全不受保護(hù)；和有限網(wǎng)絡(luò)相比，網(wǎng) 絡(luò)單元之間的通訊明顯是不 穩(wěn)定的；而且網(wǎng)絡(luò)拓?fù)涞男问揭彩莿討B(tài)變化的；而且信道特性可能隨時(shí)間變化而且具有不確定的非對稱性。? 尋址：， 因此相對于有線網(wǎng) 絡(luò)，一個(gè)目 標(biāo)地址（destination address）不再 對應(yīng) 一個(gè)固定的物理地址。每一個(gè)網(wǎng)絡(luò)單元都是一個(gè)消息的目 標(biāo)，而這個(gè)目標(biāo)并不代表任何固定的地址?？赡苄枰没赥CP/IP協(xié)議的如移動IP（Mobile IP）調(diào)整移動站點(diǎn)。? 電源管理：，所以在功耗管理上的要求比 傳統(tǒng)的有線網(wǎng)絡(luò)要嚴(yán)格得多。當(dāng)沒有傳輸活動時(shí)， MAC 讓 無線電睡眠（降低功耗）；通 過并入緩沖器將消息排隊(duì)， 睡眠站定期被喚醒接受任何可用的信息，防止錯(cuò)過關(guān)鍵的數(shù)據(jù) 傳送。? 載波偵聽/沖突避免（CSMA/CA）機(jī)制 無線局域網(wǎng)協(xié)議中，介 技術(shù)中的通過載波偵聽方式進(jìn)行競爭從而獲取介質(zhì)訪問權(quán)這樣的基本方法。但由于無線 介質(zhì)的信道特點(diǎn)不同于有線介質(zhì)，所 技術(shù)中處理沖突的方式不是檢測，而是避免，從而構(gòu)成了 技術(shù)特有的載波偵聽/沖突避免（CSMA/CA）機(jī)制。? 帶寬和數(shù)據(jù)速率：ISM 擴(kuò)頻波段不能提供大量的帶寬， 工作組改進(jìn)了數(shù)據(jù)的 壓縮方式，充分利用可用的帶寬。在物理層， 采用了紅外 線和無線電波兩種傳播介質(zhì) 。而使用無 線電波介質(zhì)時(shí)又在物理依賴子層采用了跳頻擴(kuò)頻和直接序列擴(kuò)頻兩種方式進(jìn)行擴(kuò)頻通訊，從而達(dá)到了1~2Mbps 的數(shù)據(jù)速率。? 安全性： 網(wǎng)絡(luò)，需要經(jīng)過一個(gè)授權(quán)的過程。 技術(shù)支持兩種基本的授權(quán)方式：開放式系統(tǒng)授權(quán)和共享密鑰式的系 統(tǒng)授權(quán)。開放式的系統(tǒng)授權(quán)實(shí)際上是一種無授權(quán)的算法。整個(gè)系 統(tǒng) 完全對所有單元開放，任何 單元都可以經(jīng)過一對簡單的授權(quán)管理幀的收發(fā)操作完成授權(quán)過程。共享密鑰的授權(quán)方式是這樣的：網(wǎng)絡(luò)中所有的合法授權(quán)用戶都共享一個(gè)密鑰，而這個(gè)密鑰的是通過其他渠道來維護(hù)何傳遞的。授 權(quán)的過程是發(fā)生在 請求方和響應(yīng)方之間的一系列授權(quán)類型MAC 幀的收 發(fā)。由于在共享密鑰授權(quán)和數(shù)據(jù)傳輸?shù)倪^程當(dāng)中都會用到加密服務(wù)， 提供了一種基本的保密服務(wù)：采用了RC4 算法WEP(Wired Equivalent Privacy):有線等效加密服務(wù)。 介質(zhì)訪問控制器： 框圖OPB US/AMB SRX Engie TX EngieTraficContleItom BusExchangeMoryWEPngieBusInterfacPLC InterfacInterupGaionCSMA/cesariRegistrFl PLC SublayerRAMMicroBlazesOP t我們把介質(zhì)訪問控制的硬件系統(tǒng)從結(jié)構(gòu)上劃分為若干個(gè)模塊。其中，MAC 層協(xié)議中的幀服務(wù)子層由發(fā)送引擎（RX Engine）和接收引擎（TX Engine）來實(shí)現(xiàn)；幀序列服務(wù)子層由流量控制器（Traffic Controller）來實(shí)現(xiàn)；其他如 MAC 層網(wǎng)絡(luò)協(xié)調(diào)功能（包括 DCF 和 PCF）、同步功能、功耗管理功能、網(wǎng)絡(luò)服務(wù)和管理功能 則由軟件在數(shù)據(jù)幀序列服 務(wù)的基礎(chǔ)上實(shí)現(xiàn)。另外，介質(zhì)訪問控制器通過 PLCP Interface 提供和物理會聚子層接口的功能；通過中斷發(fā)生器（Interrupt Generation）和總線接口（Bus Interface）實(shí)現(xiàn)軟硬件接口。而和主機(jī)的通訊接口如 USB 或者 PCMCIA 等模塊則掛靠在嵌入式 MCU 的計(jì)算機(jī)框架中（Microblaze 系統(tǒng)或者 ARM 系統(tǒng)） 我的工作：設(shè)計(jì)中引用一款嵌入式 MCU 處理器并為軟硬件配合提供一個(gè)高性能的接口。在 FPGA 驗(yàn)證中采用的是 Xilinx 公司 32 位的 Microblaze 軟核以及 IBM 公司的 OPB BUS 總線控制器軟核； 在 ASIC 硬件 實(shí)現(xiàn)中計(jì)劃采用 ARM7TDMI 系列嵌入式硬核和 AMB BUS 總線控制硬核。交換內(nèi)存 EXCHANG MEMORY 是我們的設(shè)計(jì)中各個(gè)硬件模塊之間以及軟硬件之間進(jìn)行數(shù)據(jù)交互的場所。本文采用 ITOM BUS 總線技術(shù)為各個(gè)硬件模塊和軟件提供對交換內(nèi)存的訪問接口?；谝陨系目偩€控制器設(shè)計(jì)出可以對介質(zhì)訪問控制器內(nèi)嵌的交換內(nèi)存進(jìn)行無縫連接的總線接口 BUS INTERFACE，即將交換內(nèi)存的地址空間以共享的方式映射到嵌入式處理器的地址空間中，并與寄存器統(tǒng)一編址。第二章：OPB 總線技術(shù) Xilinx’s MicroBlaze Embedded System：一個(gè)基于 MicroBlaze 嵌入式系統(tǒng)由好幾個(gè)部分組成：MicroBlaze 軟 核（MicroBlaze Soft Processor Core）, 片上塊存儲器（Onchip Block RAM）, 標(biāo)準(zhǔn)的總線互聯(lián)（standard Bus Interconnects）, and OPB 外設(shè) （Onchip Peripheral Bus(OPB) peripherals）. MicroBlaze 軟核MicroBlaze 嵌入式系統(tǒng)的核心，是一個(gè)有正交指令集的 32bitRISC 處理器， 包含 32 個(gè)通用寄存器， 分離的指令和數(shù)據(jù)總線（Harvard 結(jié)構(gòu)）， 內(nèi)建片上接口連接快速的片上存儲器和OPB。 總線互聯(lián)分離的指令和數(shù)據(jù)總線各自有一個(gè)接口與 LMB（Local Memory Bus）相連， 另有一個(gè)接口和 OPB 相連。LMB 保證了一個(gè)時(shí)鐘周期完成 對片上塊存儲器的訪問；而 OPB 是一個(gè) 32bit 寬的支持多個(gè) master 的總線， 用來將外設(shè)和外存儲器和軟核相連。 外設(shè)OPB 外 設(shè)完成了 MicroBlaze 的硬件系統(tǒng)構(gòu)建并提供多種功能。而且用戶自定義的外設(shè)可以被加入已完成用戶自定義功能， 也可以設(shè)計(jì)接口和外部設(shè)計(jì) 的 FPGA 相連。 IBM’s OPB Bus：當(dāng)用 FPGA 來 驗(yàn)證設(shè)計(jì)時(shí)，我們采用的是 Xilinx 公司的 MicroblazeTM 32 位 CPU 軟核。該軟核的基本特點(diǎn)是采用 RISC 架構(gòu)和哈佛結(jié)構(gòu)，支持全局和局部總線以及緩存，動態(tài)運(yùn)算速度達(dá)到 150MIPS。該軟核完全兼容 IBM 公司的高性能總線 CoreConnectTM 中的 OPB Bus。根據(jù)Onchip Peripheral Bus (OPB) version of CoreConnect architecture， 用戶可以自行為MicroBlaze設(shè)計(jì) OPB 從動設(shè)備 （Slave Peripheral）。多個(gè)主動模塊（Master）對 OPB 的占用通過 OPB 仲裁者（ OPB Arbiter）選擇；而對于從動模塊（Slave），當(dāng) OPB 被選中的 時(shí)候， 所有的 SLAVE 都對地址 進(jìn)行譯碼從而決定應(yīng)答或者忽略。 基于 MicroBlaze 嵌入式系 統(tǒng)的框圖 和 Slave 的接口信號： 框圖 全局信號 表格 1信號名稱 輸入/輸出 寬度 描述OPB_Clk 輸入 1bit OPB 時(shí)鐘 ，上升沿?cái)?shù)據(jù)傳送OPB_Rst 輸入 1bit 異步復(fù)位和 MicroBlaze 共用的復(fù)位信號 接口信號 表格 2信號名稱 輸入/輸出 寬度 描述OPB_ABus 輸入 [0:31] OPB 地址，被 所有的 Slave 接收，僅在 OPB_select 有效的有效OPB_BE 輸入 [0:3] 字節(jié)傳輸使能OPB_DBus 輸入 [0:31] 寫數(shù)據(jù)總線，寫應(yīng)答前一直有效OPB_RNW 輸入 1bit 數(shù)據(jù)傳送方向；讀寫選擇OPB_select 輸入 1bit 指示 OPB 傳輸 的進(jìn)行， 使OPB_ABus, OPB_BE, OPB_RNW 和 OPB_seqAddr 有效，在 master收到 xfer 和 retry 之前都是有效的。Sln_DBus 輸出 [0:31] 讀數(shù)據(jù)總線，xferAck 前必須有效Sln_xferAck 輸出 1bit OPB 傳輸應(yīng) 答，一次傳輸完成時(shí)有效；必須在 16 個(gè)時(shí)鐘周期內(nèi)有