【文章內(nèi)容簡(jiǎn)介】 跳變沿（上升或下降）數(shù)據(jù)被采樣；如果CPHA=1，在串行同步時(shí)鐘的第二個(gè)跳變沿（上升或下降）數(shù)據(jù)被采樣。SPI主模塊和與之通信的外設(shè)音時(shí)鐘相位和極性應(yīng)該一致。 （1）SPI0模式下的CPOL為0，SCK的空閑電平為低；CPHA為0，數(shù)據(jù)在串行同步時(shí)鐘的第一個(gè)跳變沿（由于CPOL為低，因此第1個(gè)跳變沿只能為上升沿）時(shí)數(shù)據(jù)被采樣。 （2）SPI1 模式下的 CPOL 也為0，SCK的空閑電平為低；但是CPHA為1，數(shù)據(jù)在串行同步時(shí)鐘的第二個(gè)跳變沿（由于CPOL為低，因此第2個(gè)跳變沿只能為下降沿）時(shí)數(shù)據(jù)被采樣。 （3）SPI2模式下的CPOL為1，SCK的空閑電平為高；CPHA為0，數(shù)據(jù)在串行同步時(shí)鐘的第1個(gè)跳變沿（由于CPOL為高，因此第1個(gè)跳變沿只能為下降沿）時(shí)數(shù)據(jù)被采樣。 （4）SPI3 模式下的CPOL為1，SCK的空閑電平為高；CPHA為1，數(shù)據(jù)在串行同步時(shí)鐘的第2個(gè)跳變沿（由于CPOL為高，因此第1個(gè)跳變沿只能為上升沿）時(shí)數(shù)據(jù)被采樣。 在上述 4 種模式中，使用的最為廣泛的是 SPI0 和 SPI3 方式。由于每一種模式都與其他三種不兼容，因此為了完成主、從設(shè)備間的通訊，主、從設(shè)備的 CPOL 和 CPHA 必須有相同的設(shè)置。讀者需要注意的是：如果主設(shè)備/從設(shè)備在 SCK上升沿發(fā)送數(shù)據(jù)，則從設(shè)備/主設(shè)備最好在下降沿采樣數(shù)據(jù)；如果主設(shè)備/從設(shè)備在SCK下降沿發(fā)送數(shù)據(jù)，則從設(shè)備/主設(shè)備最好在 SCK上升沿采樣數(shù)據(jù)[8]。 SPI協(xié)議 SPI是一個(gè)環(huán)形總線結(jié)構(gòu)，由SS（CS）、SCK、SDI、SDO構(gòu)成，其時(shí)序其實(shí)很簡(jiǎn)單，主要是在SCK的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。假設(shè)下面的8位寄存器裝的是待發(fā)送的數(shù)據(jù)10101010，上升沿發(fā)送、下降沿接收、高位先發(fā)送。那么第一個(gè)上升沿來(lái)的時(shí)候 數(shù)據(jù)將會(huì)是SDO=1；寄存器=0101010X。下降沿到來(lái)的時(shí)候，SDI上的電平將所存到寄存器中去，那么這時(shí)寄存器=0101010SDI，這樣在 8個(gè)時(shí)鐘脈沖以后，兩個(gè)寄存器的內(nèi)容互相交換一次。這樣就完成里一個(gè)SPI時(shí)序。舉例：假設(shè)主機(jī)和從機(jī)初始化就緒：并且主機(jī)的SBUFF=0xaa，從機(jī)的SBUFF=0x55，下面將分步對(duì)SPI的8個(gè)時(shí)鐘周期的數(shù)據(jù)情況演示一遍:假設(shè)上升沿發(fā)送數(shù)據(jù)。這樣就完成了兩個(gè)寄存器8位的交換，上面的上表示上升沿、下表示下降沿，SDI、SDO相對(duì)于主機(jī)而言的。其中SS引腳作為主機(jī)的時(shí)候，從機(jī)可以把它拉底被動(dòng)選為從機(jī)，作為從機(jī)的是時(shí)候，可以作為片選腳用。根據(jù)以上分析，一個(gè)完整的傳送周期是16位，即兩個(gè)字節(jié)，因?yàn)?，首先主機(jī)要發(fā)送命令過(guò)去，然后從機(jī)根據(jù)主機(jī)的命令準(zhǔn)備數(shù)據(jù)，主機(jī)在下一個(gè)8位時(shí)鐘周期才把數(shù)據(jù)讀回來(lái)[9]。脈沖主機(jī)SBUFF從機(jī)SBUFFSDISDO01010101001010101001上0101010x1010101x011下0101010010101011012上1010100x0101011x102下1010100101010110103上0101001x1010110x013下0101001010101101014上1010010x0101101x104下1010010101011010105上0100101x1011010x015下0100101010110101016上1001010x0110101x106下1001010101101010107上0010101x1101010x017下0010101011010101018上0101010x1010101x1029第3章方案論證對(duì)于SPI接口的設(shè)計(jì)，我們可以分為兩大類(lèi)，分別為利用單片機(jī)如51系列單片機(jī)實(shí)現(xiàn)和利用FPGA等可編程邏輯器件編程實(shí)現(xiàn)，下面將分別介紹兩種方法的方法。 用FPGA來(lái)設(shè)計(jì)SPI通過(guò)對(duì)SPI的結(jié)構(gòu)的了解可以設(shè)計(jì)一個(gè)系統(tǒng)框架，按照框架完成輸入輸出的功能。一個(gè)典型的SPI系統(tǒng)包括一個(gè)主MPU和一個(gè)或者多個(gè)從外圍器件。單片機(jī)通過(guò)SPI接口模塊與SPI相連，當(dāng)單片機(jī)以主機(jī)模式運(yùn)行的時(shí)候，就可以與系統(tǒng)中的從機(jī)實(shí)現(xiàn)通信，而當(dāng)它處于從機(jī)模式工作時(shí)，就能與寧外一個(gè)主機(jī)進(jìn)行數(shù)據(jù)通信。但在同一個(gè)時(shí)間內(nèi)，系統(tǒng)中只能擁有一個(gè)主機(jī)，否側(cè)會(huì)造成系統(tǒng)的工作異常。[11]：微處理器微處理器接口SPI總線接口adr_i[1:0]dat_i[7:0]dat_o[7:0]int_owe_ics_omiso_imosi_osck_orst_i 用51系列單片機(jī)實(shí)現(xiàn)SPI對(duì)于MCS51系列單片機(jī)來(lái)說(shuō)，由于它不帶有SPI串行總線接口，我們可以使用軟件來(lái)模擬SPI的操作，包括串行時(shí)鐘、數(shù)據(jù)輸入以及數(shù)據(jù)輸出。不同的串行接口外圍芯片擁有不同的時(shí)鐘時(shí)序。對(duì)于在SCK的上升沿輸入（接收）數(shù)據(jù)并且在下降沿輸出（發(fā)送）數(shù)據(jù)的器件。這樣，MCU在輸出1位SCK時(shí)鐘的同時(shí)，可以將接口芯片串行左移，（模擬MCU的MISO線），（模擬MCU的MOSI線）輸出1位數(shù)據(jù)至串行接口芯片。這樣就完成了1位數(shù)據(jù)輸入輸出的模擬。，模擬下1位數(shù)據(jù)的輸入輸出……，依此完成8次循環(huán)，即可完成1次通過(guò)SPI總線傳輸8位數(shù)據(jù)的操作。對(duì)于在SCK的下降沿輸入數(shù)據(jù)和上升沿輸出數(shù)據(jù)的器件，則應(yīng)取串行時(shí)鐘輸出的初始狀態(tài)為0，即在接口芯片允許時(shí)，以便外圍接口芯片輸出1位數(shù)據(jù)（MCU接收1位數(shù)據(jù)），之后再置時(shí)鐘為0，使外圍接口芯片接收1位數(shù)據(jù)(MCU發(fā)送1位數(shù)據(jù))，從而完成1位數(shù)據(jù)的傳送。（E2PROM）的硬件連接圖；外圍設(shè)備ｃｓMCS 51ＭＯＳＩＭＩＳＯＳＣＫ（MOSI），，（MISO）。以上便是兩種實(shí)現(xiàn)SPI的方法，在實(shí)際應(yīng)用中，只要高級(jí)點(diǎn)的單片機(jī)，都自帶SPI接口，并且如DSP等也集成了SPI接口，大多芯片都趨向于用硬件而非軟件來(lái)實(shí)現(xiàn)。這是因?yàn)檐浖MSPI接口方法雖然簡(jiǎn)單方便,但是速度受到限制，在高速且日益復(fù)雜的數(shù)字系統(tǒng)中，這種方法顯然無(wú)法滿足系統(tǒng)要求，所以采用硬件的方法實(shí)現(xiàn)最為切實(shí)可行。這樣使得與SPI有關(guān)的軟件就相當(dāng)簡(jiǎn)單，使CPU有更多的時(shí)間處理其他事務(wù)。在FPGA不斷地完善改善完美并且功能強(qiáng)大的今天，用硬件實(shí)現(xiàn)已經(jīng)成為主流，在大型系統(tǒng)用硬件實(shí)現(xiàn)更加穩(wěn)定。同時(shí)FPGA也有自身的優(yōu)點(diǎn)。在外圍器件有改變時(shí)，由于FPGA可以重復(fù)擦寫(xiě)的優(yōu)點(diǎn)，從而在外圍器件有些許改變之時(shí)，可以同時(shí)稍微改變可編程的程序，因而可編程又有靈活性大的特點(diǎn)。因此，本次便采用FPGA來(lái)設(shè)計(jì)。第4章SPI的電路設(shè)計(jì)電路設(shè)計(jì)主要是針對(duì)系統(tǒng)功能的設(shè)計(jì)，以及各部分功能具體實(shí)現(xiàn)方案，比如管腳說(shuō)明由此得到本次SPI設(shè)計(jì)的流程圖，由流程圖便可以編寫(xiě)出我們所需要的程序。 SPI設(shè)計(jì)管腳端口名稱(chēng)數(shù)據(jù)位寬信號(hào)流向功能描述int_o1Output中斷輸出，確保已傳數(shù)據(jù)被讀取rst_i1Input異步復(fù)位we_i1Input寫(xiě)使能端，寫(xiě)數(shù)據(jù)dat_i8Input輸入數(shù)據(jù)或指令adr_i2Input寫(xiě)指令數(shù)據(jù)選擇sck_o1OutputSPI時(shí)鐘輸出mosi_o1Output數(shù)據(jù)串行輸出miso_i1Input數(shù)據(jù)串行輸入cs_o1Output選片dat_o8Output輸入數(shù)據(jù)并行給微處理器其中，需要強(qiáng)掉的是，adr_i端輸入不同，便使系統(tǒng)處于寫(xiě)數(shù)據(jù)狀態(tài)還是寫(xiě)指令狀態(tài)，指令是寫(xiě)給SPI設(shè)計(jì)的控制寄存器，以使SPI具有不同的功能[12]。 SPI系統(tǒng)中所用的寄存器本次設(shè)計(jì)中SPI用到四種寄存器，包括SPCR（SPI控制寄存器）、SPER（SPI擴(kuò)展寄存器）、treg（SPI數(shù)據(jù)傳輸/接收寄存器）其功能如下所示： （1）控制寄存器本次設(shè)計(jì)時(shí)參照MC68HC11A8單片機(jī)的SPI結(jié)構(gòu)進(jìn)行設(shè)計(jì)，并進(jìn)行了一些改進(jìn)，所以本次設(shè)計(jì)的控制寄存器的控制位與MC68HC11A8單片機(jī)的控制位大致相似，同時(shí)進(jìn)行了一些擴(kuò)展和不同的功能，擴(kuò)展在擴(kuò)展寄存器中再做介紹，： SPI設(shè)計(jì)的控制寄存器spiespemsbmstcpolcphspr1spr0 其各功能如下： spie ：當(dāng)此為被置位為1時(shí)，則中斷允許，即允許中斷，當(dāng)為0時(shí)，禁止中斷。 ‘0’：禁止中斷 ‘1’：允許中斷 spe ：當(dāng)此位被置位為1時(shí)，則系統(tǒng)運(yùn)行，當(dāng)置位為0時(shí)，系統(tǒng)不運(yùn)行。 ‘0’：系統(tǒng)運(yùn)行允許 ‘1’：系統(tǒng)允許禁止 msb：此為為在傳輸時(shí)是最高位線發(fā)送還是最低位先發(fā)送。當(dāng)為1時(shí)，是最高位先發(fā)送，當(dāng)為1時(shí)，是最低位先發(fā)送?！?’：先發(fā)送最低位‘1’：先發(fā)送最高位mstr：此為主從模式選擇位，在本次設(shè)計(jì)中，本次設(shè)計(jì)只是工作于主控設(shè)備，故此為始終置1即可。cpol：此為系統(tǒng)在空閑時(shí)的極性，當(dāng)為0時(shí)，其為低電平為空閑時(shí)的極性，當(dāng)為1時(shí)，其為高電平為空閑時(shí)的極性?！?’：空閑時(shí)為低電平‘1’：空閑時(shí)為高電平spr:此為速率選擇為，其與擴(kuò)展寄存器組合成速率選擇，可為00，01，10，11，與擴(kuò)展此寄存器組合成一組數(shù)列來(lái)選擇數(shù)據(jù)傳輸速率。此刻在速率控制中詳細(xì)介紹。（2）擴(kuò)展寄存器擴(kuò)展寄存器的八位只用了兩位，其用于與控制寄存器的spr組合成一列數(shù)據(jù)控制數(shù)據(jù)傳輸速率，其組合方式為espr = {spre, espr}，四位此而控制16種傳輸速率，此在速率控制中詳細(xì)介紹。（3）狀態(tài)寄存器狀態(tài)寄存器本次設(shè)計(jì)中只去了一位spi_i中斷位，其與spie允許情況下允許中斷，中斷位傳給int_o從而保證單片機(jī)完成讀取數(shù)據(jù)后在重新傳輸數(shù)據(jù)，從而保證每位數(shù)據(jù)傳輸完畢，保證數(shù)據(jù)讀取后才能傳送下