【文章內(nèi)容簡(jiǎn)介】 寧 8π/M 44dB 哈明 8π/M 51dB 布萊克曼 12π/M 74dB 11π/M 取 Kaiser 窗時(shí)用 MATLAB 中的 kaiserord 函數(shù)來得到長(zhǎng)度 M 在設(shè)計(jì)指標(biāo)中沒有直接給出窗函數(shù)的 ， 可以利用下面這個(gè)表格進(jìn)行篩選，具體方法如下： 基于 FPGA 的 FIR 數(shù)字濾波器設(shè)計(jì) 11 這個(gè)表格給出了近似過渡帶寬、精確過渡帶寬和最小阻帶衰減，我們可以根據(jù)自己濾波器的參數(shù)來選擇我們的窗函數(shù)，因?yàn)檫x擇不同的窗函數(shù)設(shè)計(jì)出來的濾波器生成的過渡帶寬度和阻帶最小衰減是不同的。在這里我以一個(gè)例子來說明函數(shù)的選擇方式： 用窗函數(shù) 法設(shè)計(jì) FIR 帶通濾波器。指標(biāo)如下： 高端通帶截止頻率 ?? ?ls 高端阻帶截止頻率 ?? ?lp 低端阻帶截止頻率 ?? ?up 低端通帶截止頻率 ?? ?us 通帶最大衰減 Rp=1dB 阻帶最小衰減 Rs=60dB 在這樣一個(gè)例子中，可以看到它明確的給出了 Rs=60dB 來 設(shè)置 窗函數(shù)類型和階次。表格中給出的 blackman 窗其濾波器阻帶最小衰減是 74dB， 再 利用給出的其他參數(shù) 計(jì)算濾波器階數(shù) 。 表中顯示 窗口長(zhǎng)度 M 由過渡帶寬度 B==，而 Blackman 窗設(shè)計(jì)的濾波器過渡帶寬度為12π/M， 則 M=12/=80。又因 M=N+1，所以濾波器階數(shù) N=79。 在了解了怎么選擇窗函數(shù)和計(jì)算濾波器階數(shù)之后，本論文將針對(duì)實(shí)際 FIR 數(shù)字濾波器進(jìn)行研究。已經(jīng)給出了設(shè)計(jì)參數(shù)， 下面 開始利用 MATLAB 程序來設(shè)計(jì)這個(gè)濾波器。 程序和對(duì)應(yīng)的解釋： %用窗函數(shù)法設(shè)計(jì) FIR 帶通濾波器 clear。close all。 wls=*pi。wlp=*pi。whp=*pi。 B=wlpwls。 %這里是在計(jì)算過渡帶寬 N=ceil(12/)。 %計(jì)算窗口長(zhǎng)度 wc=[wlp/pi6/N， whp/pi+6/N]。 %設(shè)置理想帶通截止頻率 hn=fir1(N1， wc， Blackman(N))。 %設(shè)計(jì)濾波器參數(shù) 仿真完成之后，掌握如何去利用已有的指標(biāo)去設(shè)計(jì)一個(gè)濾波器，總的來說就是四項(xiàng)： 通過傅里葉逆變換獲得理想濾波器的單位脈沖響應(yīng) hd(n)。 分析給定參數(shù)，計(jì)算出濾波器的階數(shù)，頻率等等相關(guān)指標(biāo)。 把已經(jīng)有的參數(shù)用程序函數(shù)表達(dá)出來，利用已經(jīng)有的各種內(nèi)置函數(shù)架設(shè)起濾波器。 參看 Matlab 的輸出圖形和參數(shù)是否滿足要求。 Matlab 直接 FDAtool 設(shè)計(jì)方式解析 FDATool(Filter Design amp。 Analysis Tool)是 MATLAB 信號(hào)處理工具箱里專用的濾波器設(shè)計(jì)分析工具， 以上的版本還專門增加了濾波器設(shè)計(jì)工具箱 (Filter Design Toolbox)。 FDATool可以設(shè)計(jì)幾乎所有的基本的常規(guī) 濾波器，包括 FIR 和 IIR 的各種設(shè)計(jì)方法。它操作簡(jiǎn)單，方便靈活。 基于 FPGA 的 FIR 數(shù)字濾波器設(shè)計(jì) 12 FDATool 界面總共分兩大部分，一部分是 Design Filter，在界面的下半部，用來設(shè)置濾波器的設(shè)計(jì)參數(shù)，另一部分則是特性區(qū)，在界面的上半部分，用來顯示濾波器的各種特性。 Design Filter部分主要分為： Filter Type(濾波器類型 )選項(xiàng)，包括 Lowpass(低通 )、 Highpass(高通 )、 Bandpass(帶通 )、 Bandstop(帶阻 )和特殊的 FIR 濾波器。 Design Method(設(shè)計(jì)方法 )選項(xiàng)，包括 IIR 濾波 器的 Butterworth(巴特沃思 )法、 Chebyshev Type I(切比雪夫 I 型 )法、 Chebyshev Type II(切比雪夫 II 型 ) 法、 Elliptic(橢圓濾波器 )法和 FIR 濾波器的Equiripple 法、 LeastSquares(最小乘方 )法、 Window(窗函數(shù) )法。 Filter Order(濾波器階數(shù) )選項(xiàng)，定義濾波器的階數(shù)，包括 Specify Order(指定階數(shù) )和 Minimum Order(最小階數(shù) )。在 Specify Order 中填入所要設(shè)計(jì)的濾波器的階數(shù) (N 階濾波器， Specify Order＝N1)，如果選擇 Minimum Order 則 MATLAB 根據(jù)所選擇的濾波器類型自動(dòng)使用最小階數(shù)。 Frenquency Specifications 選項(xiàng)，可以詳細(xì)定義頻帶的各參數(shù)，包括采樣頻率 Fs 和頻帶的截止頻率。它的具體選項(xiàng)由 Filter Type 選項(xiàng)和 Design Method 選項(xiàng)決定，例如 Bandpass(帶通 )濾波器需要定義 Fstop1(下阻帶截止頻率 )、 Fpass1(通帶下限截止頻率 )、 Fpass2(通帶上限截止頻率 )、 Fstop2(上阻帶截止頻率 )，而 Lowpass(低通 )濾波器只需要定義 Fstop Fpass1。采用窗函數(shù)設(shè)計(jì)濾波器時(shí)，由于過渡帶是由窗函數(shù)的類型和階數(shù)所決定的，所以只需要定義通帶截止頻率，而不必定義阻帶參數(shù)。 Magnitude Specifications 選項(xiàng)，可以定義幅值衰減的情況。例如設(shè)計(jì)帶通濾波器時(shí)，可以定義Wstop1(頻率 Fstop1 處的幅值衰減 )、 Wpass(通帶范圍內(nèi)的幅值衰減 )、 Wstop2(頻率 Fstop2 處的幅值衰減 )。當(dāng)采用窗函數(shù)設(shè)計(jì)時(shí)，通帶截止頻率處的幅值衰減固定為 6db，所以不必定義。 參數(shù)要求：采樣頻率 fs=100Hz，通帶下限截止頻率 fc1=10 Hz，通帶上限截止頻率 fc2=20 Hz，過渡帶寬 6 Hz，通阻帶波動(dòng) ，采用凱塞窗設(shè)計(jì)。 針對(duì)一個(gè)含有 5Hz、 15Hz 和 30Hz 的混和正弦波信號(hào)已知濾波器的階數(shù) n=38， beta=。本例中，首先在 Filter Type 中選擇 Bandpass；在 Design Method 選項(xiàng)中選擇 FIR Window，接著在 Window選項(xiàng)中選取 Kaiser， Beta 值為 ；指定 Filter Order 項(xiàng)中的 Specify order 為 38；采樣頻率 Fs=100Hz，截止頻率 Fc1=10Hz， Fc2=20Hz。設(shè)置完以后點(diǎn)擊窗口下方的 Design Filter，在窗口上方就會(huì)看到所設(shè)計(jì)濾波器的幅頻響應(yīng)，通過菜單選項(xiàng) Analysis 還可以看到濾波器的相頻響應(yīng)、組延遲、脈沖響應(yīng)、階躍響應(yīng)、零極點(diǎn)配置等。設(shè)計(jì)完成后將結(jié)果保存為 文件。我們可以根據(jù) FDAtool工具得到我們的濾波器相關(guān)增益。 系數(shù)轉(zhuǎn)換成二進(jìn)制碼： 若采用乘法器，用 1 位整數(shù)位， 1 位符號(hào)位，共 22 位定點(diǎn)二進(jìn)制數(shù)進(jìn)行運(yùn)算，負(fù)數(shù)用補(bǔ)碼表示，由此將減法運(yùn)算變成累加求和運(yùn)算。各系數(shù)可用 matlab 編程轉(zhuǎn)成二進(jìn) 制補(bǔ)碼： /* 基于 FPGA 的 FIR 數(shù)字濾波器設(shè)計(jì) 13 * Filter Coefficients (C Source) generated by the Filter Design and Analysis Tool * * Generated by MATLAB(R) and the * * Generated on: 22Mar2021 20:09:12 * */ /* * DiscreteTime FIR Filter (real) * * Filter Structure : DirectForm FIR * Filter Order : 38 * Stable : Yes * Linear Phase : Yes (Type 1) */ /* General type conversion for MATLAB generated Ccode */ include /* * Expected path to * D:\MATLAB7\extern\include\ */ const int BL = 39。 const real64_T B[39] = { ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， }。 基于 FPGA 的 FIR 數(shù)字濾波器設(shè)計(jì) 14 這是一個(gè)非常典型的例子 ， 可以清晰的看到利用 Matlab提供的 FDAtool設(shè)計(jì)濾波器的方便與快捷。 比較以上幾種類型的濾波器參數(shù)，在 給定的參數(shù)要求下，采用橢圓濾波器可以獲得最佳的幅頻響應(yīng)特性，具有階數(shù)低，過渡帶窄等優(yōu)點(diǎn)。雖然橢圓濾波器在通帶也會(huì)產(chǎn)生波動(dòng)，但考慮到波動(dòng)處在可接受的范圍內(nèi)，仍然符合設(shè)計(jì)要求。 但由直接型傳輸函數(shù)表達(dá)式來實(shí)現(xiàn)并不實(shí)用。因此如前所說，將其分解為多個(gè)二階傳輸函數(shù)的級(jí)聯(lián)形式。借助 Matlab 信號(hào)處理工具箱中函 tf2sos(Transfer function to second order section)將傳遞函數(shù)轉(zhuǎn)換為二階級(jí)聯(lián)形式。 對(duì)于是數(shù)字信號(hào)，需要對(duì)先前分析計(jì)算中分解獲得的二階子系統(tǒng)的濾波器系數(shù)進(jìn)行量化 ，即用一個(gè)固定的字長(zhǎng)加以表示。量化過程中由于存在不同程度的量化誤差，由此會(huì)導(dǎo)致濾波器的頻率響應(yīng)出現(xiàn)偏差，嚴(yán)重時(shí)會(huì)使濾波器的極點(diǎn)移到單位圓之外，使系統(tǒng)不穩(wěn)定。為了獲得最優(yōu)的濾波器系數(shù)，量化的精度也相當(dāng)重要 。 FDAtool 設(shè)計(jì)模板及設(shè)計(jì)結(jié)果圖 這里把上面的濾波器設(shè)計(jì)參數(shù)的總體圖給出，如圖 210 圖 210 FIR 帶通濾波器總體設(shè)計(jì)參數(shù) 基于 FPGA 的 FIR 數(shù)字濾波器設(shè)計(jì) 15 程序分析部分 根據(jù)上述 FIR 低通數(shù)字濾波器的原理與濾波特性，我們?cè)谏厦娴能浖?shí)踐中已經(jīng)掌握了設(shè)計(jì)數(shù)字濾波器的方法并 且成功的使用 Matlab/Simulink 進(jìn)行了設(shè)計(jì)和仿真。通過以上的過程我們可以導(dǎo)出一定性能的 FIR 濾波器頻率響應(yīng)與抽頭系數(shù)，然后用 Verilog HDL 語言設(shè)計(jì)和 QUARTUSⅡ 仿真 FIR 低通數(shù)字濾波器，實(shí)現(xiàn)用軟件描述硬件的動(dòng)作及功能，應(yīng)用軟件來實(shí)現(xiàn)數(shù)字濾波器的功能和時(shí)序仿真。 FPGA 可編程邏輯元件介紹 EDA 是 Electronic Design Automation 的縮寫，意為電子設(shè)計(jì)自動(dòng)化，即利用計(jì)算機(jī)自動(dòng)完成電子系統(tǒng)的設(shè)計(jì)。 EDA 技術(shù)是以計(jì)算機(jī)和微電子技術(shù)為先導(dǎo)，匯集了計(jì)算機(jī)圖形學(xué)、拓?fù)洹⑦壿?學(xué)、微電子工藝與結(jié)構(gòu)學(xué)和計(jì)算數(shù)學(xué)等多種計(jì)算機(jī)應(yīng)用學(xué)科最新成果的先進(jìn)技術(shù)。 它與電子技術(shù)、微電子技術(shù)的發(fā)展密切相關(guān)，吸收了計(jì)算機(jī)領(lǐng)域的大多數(shù)最新研究成果，以高性能的計(jì)算機(jī)作為工作工具，在 EDA 軟件平臺(tái)土，根據(jù)硬件描述語言 HDL 完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合及優(yōu)化、布線、仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。 可編程邏輯器 PLD(Programmable Logic Devices)是 ASIC(Application Specific Integrated Circuits的一個(gè)重要分支。 ASIC 按制造方法又可分為全定制 (Full Custom)產(chǎn)品、半定制 (semicustom)產(chǎn)品和可編程邏輯器件 (PLD)。前兩種 ASIC 的設(shè)計(jì)和制造都離不開器件生產(chǎn)廠家，用戶主動(dòng)性較差。隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路芯片，并盡可能縮短設(shè)計(jì)周期，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的 ASIC 芯片，并且立即投入實(shí)際應(yīng)用之中，在使用中也能比較方便的對(duì)設(shè)計(jì)進(jìn)行修改。可編程邏輯器件就是為滿足用戶的這一需求應(yīng)運(yùn)而生的。 使用 FPGA器件設(shè)計(jì)數(shù)字電路，不僅可以簡(jiǎn)化設(shè)計(jì)過 程，而且可以降低整個(gè)系統(tǒng)的體積和成本，增加系統(tǒng)的可靠性。它們無需花費(fèi)傳統(tǒng)意義下制造集成電路所需大量時(shí)間和精力，避免了投資風(fēng)險(xiǎn)，成為電子器件行業(yè)中發(fā)展最快的一族。使用 FPGA器件設(shè)計(jì)數(shù)字系統(tǒng)電路的主要優(yōu)點(diǎn)如下 : 使用 FPGA器件，可不受標(biāo)準(zhǔn)系列器件在邏輯功能上的限制。而且修改邏輯可在系統(tǒng)設(shè)計(jì)和使用過程的任一階段中進(jìn)行，并且只須通過對(duì)所用的 FPGA器件進(jìn)行重新編程即可完成，給系統(tǒng)設(shè)計(jì)提供了很大的靈活性。 功能密集度是指在給定的空間能集成的邏輯功能數(shù)量?？删幊踢壿嬓酒瑑?nèi)的組件門數(shù) 高，一片F(xiàn)PGA可代替幾片、幾十片乃至幾百片中小規(guī)模的數(shù)字集成電路芯片。用 FPGA器件實(shí)現(xiàn)數(shù)字系統(tǒng)時(shí)用的芯片數(shù)量少，從而減少芯片的使用數(shù)目，減少印刷線路板面積和印刷線路板數(shù)目，最終導(dǎo)致系統(tǒng)規(guī)模的全面縮減 。 基于 FPGA 的