【文章內(nèi)容簡(jiǎn)介】 33 附錄 2 系統(tǒng) 部分 VHDL 源程序 34 湖南工業(yè)大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 1 第 1 章 緒 論 隨著社會(huì)經(jīng)濟(jì)的飛速發(fā)展， 現(xiàn)代電子設(shè)計(jì)技術(shù) 也得到了前所未有的發(fā)展，核心技術(shù) 已趨轉(zhuǎn)向基于計(jì)算機(jī)的電子設(shè)計(jì)自動(dòng)化技術(shù)，即 EDA 技 術(shù)。 EDA 技術(shù)伴隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)展，經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)（ Computer Assist Design,簡(jiǎn)稱 CAD）、計(jì)算機(jī)輔助工程設(shè)計(jì)（ Computer Assist Engineering Design,簡(jiǎn)稱 CAE）和電子設(shè)計(jì)自動(dòng)化（ Electronic Design Automation,簡(jiǎn)稱 EDA）三個(gè)發(fā)展階段而逐漸發(fā)展起來的 ，并得到 了 不斷完善 ，依托現(xiàn)代 數(shù)字技術(shù)的 快速 發(fā)展， 隨之產(chǎn)生的 可編程邏輯器件 ，即 CPLD/FPGA 器件，目前 已 得到 了 廣泛的應(yīng)用，為電子系統(tǒng)的設(shè)計(jì)帶來 了極大的靈活性 [1]。可編程 邏輯器件 可以 基于硬件描述語(yǔ)言（ HDL） 通過 相應(yīng)的 軟件編程對(duì)器件的硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，使得硬件的設(shè)計(jì)如同軟件設(shè)計(jì)那樣方便 、靈活和 快捷 ， EDA 技術(shù)革新 極大 地改變傳統(tǒng)的電子系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程乃至設(shè)計(jì)觀念。 未來的 EDA 技術(shù)將向廣度和深度兩個(gè)方向發(fā)展， EDA 將會(huì)超越電子設(shè)計(jì)的范疇進(jìn)入其他領(lǐng)域，隨著基于 EDA 的 SOC(片上系統(tǒng) )設(shè)計(jì)技術(shù)的發(fā)展，軟、硬核功能庫(kù)的建立，以及基于 VHDL 所謂的自頂向下設(shè)計(jì)觀念的確立，未來的電子系統(tǒng)的設(shè)計(jì)與規(guī)劃將不再是電子工程師的專利。有專家預(yù)言， 21 世紀(jì)將是 EDA 技術(shù)快速發(fā)展時(shí)期，并且 EDA技術(shù)將是對(duì) 21 世紀(jì)產(chǎn)生重大影響的十大技術(shù)之一 [2]。 課題背景及依據(jù) 20世紀(jì)末，電子技術(shù)獲得了飛速發(fā)展，在其推動(dòng)下，現(xiàn)代電子產(chǎn)品幾乎滲 透了社會(huì)的各個(gè)領(lǐng)域，有力地推動(dòng)了社會(huì)生產(chǎn)力的發(fā)展和社會(huì)信息化程度的提高，同時(shí)也使現(xiàn)代電子產(chǎn)品性能進(jìn)一步提高，產(chǎn)品更新?lián)Q代的節(jié)奏也越來越快。 EDA 工程就是以 大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體，以硬件描述語(yǔ)言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計(jì)工具，通過有關(guān)的開發(fā)軟件，自動(dòng)完成用軟件設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直到對(duì)于特定的目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ?集成芯片的一門新技術(shù)。 EDA 工程廣義的定義范圍包括半導(dǎo)體工藝設(shè)計(jì)自動(dòng)化，可編程器件設(shè)計(jì)自動(dòng)化，電子系統(tǒng)設(shè)計(jì)自動(dòng)化，印刷電路板設(shè)計(jì)自動(dòng)化，仿真與測(cè)試故障診斷以及形式驗(yàn)證自動(dòng)化。 EDA 工程的狹義的定義范圍是電子設(shè)計(jì)自動(dòng)化 ， 不包含電子生產(chǎn)自動(dòng)化 [3]。EDA 工具的出現(xiàn)，給電子系統(tǒng)設(shè)計(jì)帶來了革命性的變化。隨著 Intel 公司 Pentium 處理器的推出， Altera 等公司幾十萬門乃至上百萬門規(guī)模的 FPGA 的上市， EDA 工程在功能仿真、時(shí)序分析、集成電路自動(dòng)測(cè)試、高速印刷電路板設(shè)計(jì)及作平臺(tái)的擴(kuò)展等方面湖南工業(yè)大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 2 都面臨著新的巨大的挑 戰(zhàn)。 目前， EDA 技術(shù)作為電子設(shè)計(jì)的通用平臺(tái)，逐漸向支持系統(tǒng)級(jí)的設(shè)計(jì)發(fā)展 ， 數(shù)字系統(tǒng)的設(shè)計(jì)也從圖形設(shè)計(jì)方案向硬件描述語(yǔ)言設(shè)計(jì)方案發(fā)展?？删幊唐骷跀?shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域得到廣泛應(yīng)用，不僅縮短了系統(tǒng)開發(fā)周期，而且利用器件的現(xiàn)場(chǎng)可編程特性，可根據(jù)應(yīng)用的要求對(duì)器件進(jìn)行動(dòng)態(tài)配置或編程，簡(jiǎn)單易行地完成功能的添加和修改。在 EDA 軟件開發(fā)方面，主要集中在美國(guó)。 但各國(guó)也正在努力開發(fā)相應(yīng)的工具。 例如日本， 韓國(guó)有 ASIC 設(shè)計(jì)工具，但不對(duì)外開放。相信在不久的將來會(huì)有更多更好的設(shè)計(jì)工具在各地發(fā)展壯大。 EDA 技術(shù)的應(yīng)用廣泛，現(xiàn)在已 涉及到各行各業(yè) ， EDA 水平不斷提高，設(shè)計(jì)工具趨于完美的地步 ， EDA市場(chǎng)趨成熟，但我國(guó)的研發(fā)水平很有限，需迎頭趕上 [4]。 選題目的及意義 現(xiàn)代數(shù)據(jù)采集系統(tǒng)已經(jīng)從傳統(tǒng)的試驗(yàn)測(cè)量中的數(shù)據(jù)采集與處理跨入到工業(yè)與過程控制。它已成為現(xiàn)代工業(yè)自動(dòng)化的不可缺少的一個(gè)組成部分。隨著工廠自動(dòng)化的發(fā)展，在實(shí)驗(yàn)室與現(xiàn)場(chǎng)自動(dòng)測(cè)試、生產(chǎn)過程監(jiān)控、產(chǎn)品檢驗(yàn)、質(zhì)量管理、能源管理以及計(jì)算機(jī)輔助工作等方面需要越來越多的數(shù)據(jù)采集系統(tǒng)。數(shù)據(jù)采集系統(tǒng)已成為保證質(zhì)量提高產(chǎn)量，發(fā)揮經(jīng)濟(jì)效益的一項(xiàng)重要手段。就當(dāng)前國(guó)外數(shù)據(jù)采集系統(tǒng)的市場(chǎng)發(fā)展來看 也已由面向設(shè)備而轉(zhuǎn)向開發(fā)設(shè)備的更多應(yīng)用上來，這是發(fā)展的需要，也是當(dāng)代新技術(shù)革命發(fā)展的必然結(jié)果 [5]。 針對(duì) EDA 技術(shù)發(fā)展的 趨勢(shì) ，無疑高速率，高質(zhì)量的設(shè)計(jì)系統(tǒng)代表著未來十幾年，甚至幾十年的發(fā)展方向。傳統(tǒng)的電子設(shè)計(jì)技術(shù)通常是自底向上的，即首先確定構(gòu)成系統(tǒng)的最底層的電路模塊或元件的結(jié)構(gòu)和功能，然后根據(jù)主系統(tǒng)的功能要求，將他們組合成更大的功能塊，使它們的結(jié)構(gòu)和功能滿足高層系統(tǒng)的要求。以此流程逐步向上遞推，直至完成整個(gè)目標(biāo)系統(tǒng)的設(shè)計(jì)。而 EDA技術(shù)的應(yīng)用是自頂向下的，就是在整個(gè)設(shè)計(jì)流程中各設(shè)計(jì)環(huán)節(jié)逐步求精的過程。一個(gè)項(xiàng)目 的設(shè)計(jì)過程包括從自然語(yǔ)言說明到 VHDL 的系統(tǒng)行為描述，系統(tǒng)地分解， RTL 模型的建立，門級(jí)模型產(chǎn)生，到最終的可以物理布線實(shí)現(xiàn)的底層電路，就是從高抽象級(jí)別到低抽象級(jí)別的整個(gè)設(shè)計(jì)周期。此外， VHDL 設(shè)計(jì)優(yōu)秀的可行性， EDA平臺(tái)的通用性以及與具體硬件結(jié)構(gòu)的無關(guān)性，使得前期的設(shè)計(jì)可以容易的應(yīng)用于新的設(shè)計(jì)項(xiàng)目，則項(xiàng)目設(shè)計(jì)的周期可以顯著縮短 [2]。 本課題是對(duì) EDA 技術(shù)的應(yīng)用，即 利用 EDA 工具實(shí)現(xiàn) 基于 FPGA 的 數(shù)據(jù) 采集 。 FPGA的應(yīng)用是 EDA 技術(shù)有機(jī)融合軟硬件電子設(shè)計(jì)技術(shù)， SOC和 ASIC 設(shè)計(jì)，以及對(duì)自動(dòng)設(shè)計(jì)與自 動(dòng)實(shí)現(xiàn)最典型的詮釋。 現(xiàn)代電子產(chǎn)品正在以前所未有的速度、向著功能多樣化、體積最小化、功耗最低化迅速發(fā)展， EDA 技術(shù) 依靠大規(guī)?？删幊踢壿嬈骷?，適應(yīng)了現(xiàn)代電子產(chǎn)品的設(shè)計(jì)要求，綜合軟硬件系統(tǒng)考慮，采用可編程邏輯器件 FPGA 進(jìn)行硬件系統(tǒng)設(shè)計(jì)，利用 VHDL 語(yǔ)言進(jìn)行軟件系統(tǒng)設(shè)計(jì)，對(duì)開發(fā)高性能數(shù)據(jù)采集系統(tǒng)有一定的研究實(shí)踐 意義。 湖南工業(yè)大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 3 第 2 章 系統(tǒng)的 硬件 結(jié)構(gòu)設(shè)計(jì) 概述 本系統(tǒng)采用 Altera 公司的 Cyclone II 系列的 FPGA 芯片 EP2C5T144C8 為核心 控制器 ，采用 Microchip 公司的 12位逐次逼近型模 數(shù)（ AnalogtoDigital， A/D）轉(zhuǎn)換器MCP3202 和 一個(gè)帶有靈活的 4線串行接口的 12 位電壓輸出數(shù) /模轉(zhuǎn)換器 TLV5616設(shè)計(jì)了一個(gè)基于 FPGA 的數(shù)據(jù)采集系統(tǒng) 。利用本數(shù)據(jù)采集系統(tǒng) 要求 能有效實(shí)現(xiàn) 頻率范圍為010kHz，幅值范圍為 05v 的信號(hào)采集， 12位 A/D 芯片區(qū)分度在 ，同時(shí)本 數(shù)據(jù)采集 系統(tǒng) 要求 能實(shí)現(xiàn)將一給定常量（該常量可調(diào)）進(jìn)行比較，并將比較的結(jié)果用 D/A（ TLV5616） 轉(zhuǎn)換為模擬信號(hào) 輸出 ，通過改變這一常量從而控制輸出信號(hào)的零點(diǎn)，利用數(shù)碼管能同時(shí)顯示被采集的信號(hào)電壓值和被 調(diào)整后的信號(hào)電壓值。 系統(tǒng) 研究 方案 及 單元 結(jié)構(gòu) 本 數(shù)據(jù)采集 系統(tǒng)采用以 FPGA 為核心器件設(shè)計(jì)，需要完成系統(tǒng)的軟、硬件設(shè)計(jì)，就單片機(jī)、 ARM 等器件而言， FPGA 更具有自己的優(yōu)勢(shì)，可塑性強(qiáng)，開發(fā)周期短，軟、硬件設(shè)計(jì)相對(duì)簡(jiǎn)單，速度快，非常適合高精度，高速控制的領(lǐng)域，數(shù)據(jù)采集系統(tǒng)對(duì)精度和速度要求都比較高，故采用 FPGA 性能較佳，本系統(tǒng) 軟、硬件 設(shè)計(jì)方案如下： 圖 數(shù)據(jù)采集系統(tǒng) 硬件 系統(tǒng)框圖 本系統(tǒng) 利用 FPGA 芯片 EP2C5T144C8可編程 邏輯 器件 為系統(tǒng)主控制器 進(jìn)行系統(tǒng)硬件設(shè)計(jì)， 其外圍 硬件 電路 包括時(shí)鐘 電路 、按鍵 電路 、顯示 電路 、 A/D 轉(zhuǎn)換電路 、 D/A轉(zhuǎn)換電路 、存儲(chǔ) 電路 共六大單元電路，軟件 開發(fā) 采用 Quartus II 集成開發(fā) 環(huán)境 ，運(yùn)用 VHDL 硬件描述 語(yǔ)言設(shè)計(jì) 系統(tǒng) 配置 硬件，控制各個(gè)外圍器件的協(xié)調(diào)工作 。 F P G A數(shù) 據(jù) 采 集控 制 器A D 轉(zhuǎn) 換 電 路時(shí) 鐘 電 路D A 轉(zhuǎn) 換 電 路存 儲(chǔ) 器 件顯 示 電 路鍵 盤 電 路電 源 電 路湖南工業(yè)大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 4 A/D 轉(zhuǎn)換模塊 A/D（ MCP3202）芯片簡(jiǎn)介 Microchip 公司 的 MCP3202是一款具有片上采樣和保持電路的 12位逐次逼近型模數(shù)（ AnalogtoDigital， A/D）轉(zhuǎn)換器。 MCP3202可被編程為單通道偽差分輸入對(duì)或雙通道單 端輸入。差分非線性（ Differential Nonlinearity,DNL）規(guī)定為177。 1LSB，積分非線性（ Integral Nonlinearity， INL）為177。 1LSB（ MCP3202B）和177。 2LSB （ MCP3202C） 。它使用符合 SPI 協(xié)議的簡(jiǎn)單串行接口與器件通信。器件在 5v和 工作電壓下的轉(zhuǎn)換速率最高分別為 100 ksps 和 50 ksps。 MCP3202 器件的工作電壓范圍很寬為 。低電流設(shè)計(jì)使它僅消耗 500nA 和 375uA 的典型待機(jī)電流和工作電流。 圖 MCP3202引腳圖 圖 MCP3202內(nèi)部結(jié)構(gòu)圖 可使用標(biāo)準(zhǔn)的符合 SPI 協(xié)議的串行接口實(shí)現(xiàn)與 MCP3202 的通信。將 CS 線拉為低電平來啟動(dòng)與器件之間的通信 ,請(qǐng)參見圖 。如果在引腳 CS 為低電平時(shí)給器件上電，則必須首先將此引腳拉高，然后再拉低才能啟動(dòng)通信。在 CS 為低電平且 DIN 為高電平時(shí)接收到的第一個(gè)時(shí)鐘構(gòu)成啟動(dòng)位。啟動(dòng)位后面的 SGL/DIFF 位和 ODD/SIGN位用于選擇輸入通道配置。 SGL/DIFF 位用于選擇單端或偽差分輸入模式。 ODD/SIGN位在單端模式下，用于選擇使用的通道 ,或在偽差分模式下，用于確定通道的極性。在 ODD/SIGN 位后發(fā)送 MSBF 位，該位用于使能首先發(fā)送 LSB 的數(shù)據(jù)格式。如果 MSBF 位為高電平，則以首先傳輸 MSB 的格式從器件輸出數(shù)據(jù)，然后只要 CS 引腳為低電平，接下來的時(shí)鐘都將導(dǎo)致器件輸出零。如果 MSBF 位為低電平，則器件將在以首先發(fā)送 MSB 的格式發(fā)送完轉(zhuǎn)換結(jié)果后，再反過來以首先發(fā)送 LSB 的格式輸出該字。表 給出了 MCP3202的配置位。器件將在接收到啟動(dòng)位 后在時(shí)鐘的第二個(gè)上升沿開始湖南工業(yè)大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 5 對(duì)模擬輸入信號(hào)進(jìn)行采樣。采樣周期在 啟 動(dòng)位后的第三個(gè)時(shí) 鐘的下降沿結(jié)束。 在與MSBF 位對(duì) 應(yīng)的時(shí) 鐘脈沖的下降 沿處 ,器件將輸出 表 MCP3202的配置位 一個(gè)低電平空 位。 隨后 12個(gè) 連 續(xù)的時(shí)鐘脈沖將以 首先發(fā)送 MSB 的格式輸出轉(zhuǎn)換結(jié)果，如圖 示。 器件總是在時(shí)鐘的下降沿輸出數(shù)據(jù)。所有 12 個(gè)數(shù)據(jù)位均發(fā)送完畢后，如果器件繼續(xù)接收時(shí)鐘 脈沖，同時(shí) CS 保持為低電平（且 MSBF=1） ,則器 件將以首先發(fā)送 LSB 的格式輸出轉(zhuǎn)換結(jié)果，如 圖 。 圖 僅使用首先輸出 MSB的格式與 MCP3202通信 圖 使用首先輸出 LSB的格式與 MCP3202通信 如果在 CS 保持為低電平時(shí)繼續(xù)向器件提供時(shí)鐘脈沖（在以首先發(fā)送 LSB 的格式發(fā)送完數(shù)據(jù)后），器件將持續(xù)輸出零。需要時(shí)，可將 CS 拉為低電平，在啟動(dòng)位之前通過 DIN 線輸入前導(dǎo)零 [6]。 通道選擇地Sgl /D iffO dd /Sign 0 1單端模式偽差分模式11000101+—IN +IN IN IN +—+配置位湖南工業(yè)大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 6 A/D 轉(zhuǎn)換控制硬件電路圖 圖 A/D轉(zhuǎn)換控制硬件電路圖 A/D 轉(zhuǎn)換硬件電路 采用串行 12位高精度的 A/D(MCP3202)轉(zhuǎn)換芯片， 具有電路接線簡(jiǎn)單，精度高等優(yōu)點(diǎn)， CLK 引腳接了兩級(jí)反向器目的是提高 CLK 的幅度能有效被A/D 器件識(shí)別。 本模塊受主控制 器件 （ FPGA） 控制， 實(shí)現(xiàn)模擬量到數(shù)據(jù)量的采集轉(zhuǎn)換， 軟件設(shè)計(jì) 根據(jù) A/D 芯片 MCP3202的 串行通信 時(shí)序 （如圖 ） 采用狀態(tài)機(jī)來控制實(shí)現(xiàn) 數(shù)據(jù)的采集。 D/A 轉(zhuǎn)換模塊 D/A（ TLV5616）芯片簡(jiǎn)介 TLV5616是一個(gè)帶有靈活的 4線串行接口的 12位電壓輸出數(shù) /模轉(zhuǎn)換器（ DAC）。 4線串行接口可以無縫聯(lián)結(jié)地（ glueless）與 TMS3 SPI、 QSPI 和 Microwire 串行口接口。 TLV5616可以用一個(gè)包括 4個(gè)控制位和 12個(gè)數(shù)據(jù)位的 16位串行字符串來編程?？捎糜趯挿秶碾娫措妷?， TLV5616可工作于 至 。電阻串上的輸出電壓由 2倍增益的軌到軌（ railtorail）輸出緩沖器緩沖。緩沖器是一個(gè) AB 類輸出級(jí)，以改進(jìn)穩(wěn)定性和減少建立時(shí)間。 DAC 的建立時(shí)間是可編程的，使設(shè)計(jì)者在速度和功耗的關(guān)系上作最佳選擇。建立時(shí)間可由 16位串行輸入字符串中的控制位來選擇。一個(gè)高阻抗的緩沖器被集成在 REFIN 端以減少 驅(qū)動(dòng)該端時(shí)所需的低源阻抗。 TLV5616采用 CMOS 工藝，設(shè)計(jì)成用 至 單電源工作。器件用 8引腳 SOIC封裝。 TLV5616C 的工作溫度范圍從 0℃至 70℃。 TLV5616I 則從 40℃至 85℃。 TLV5616是一個(gè)基于一個(gè)電阻串結(jié)構(gòu)的 12位、單電源 DAC。它包含一個(gè)并行接口、速度和掉電控制邏輯、一個(gè)基準(zhǔn)輸入緩沖器、電阻串以及一個(gè)軌到軌（ railtorail）輸出緩沖器。 輸出電壓（由外部基準(zhǔn)決定滿度電壓）由下式給出： 其中 REF 是基準(zhǔn)電壓，而 CODE 是數(shù)字輸入值，范圍從 0x000至 0xFFF。上電復(fù)位將內(nèi)部鎖存為一個(gè)規(guī)定的初始狀態(tài)（所有各位為零）。 2 [ ]0 1000CODEREF VX湖南工業(yè)大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 7 圖 TLV5616引腳圖 圖 TLV5616功能方框圖 串行 數(shù)據(jù)傳輸時(shí) ： 首先，器件必須使能 CS（置為低電平）。然后在 FS 的下降沿啟動(dòng)數(shù)據(jù)的移位，在 SCLK 的下降沿一位接一位（以 MSB 為前導(dǎo)）地傳入內(nèi)部寄存器。在 16位已經(jīng)傳送后或者當(dāng) FS 升高時(shí)，移位寄存器中的內(nèi)容被移到 DAC 鎖存器，它將輸出電壓更新為新的電平 ， TlV5616工作時(shí)序圖如圖 。 TLV5616的 16位數(shù)據(jù)字包括兩部分： ● 控制位 （ D15D12） ● DAC新值 （ D11D0） SPD：速度控制位 1→快速方式 0→慢速方式 PWR：功率控制位 1→掉電方式 0→正常工作 在掉電方式時(shí)， TLV5616中的所有放大器都被禁止 [6]。 圖 TLV5616時(shí)序圖 湖南工業(yè)大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 8 D/A 轉(zhuǎn)換控制硬件電路圖 圖 D/A 轉(zhuǎn)換 控制硬件電路圖 D/A 轉(zhuǎn)換硬件電路 采用串行 12位高精度的 D/A (TLV5616)轉(zhuǎn)換芯片， 硬件接口電路簡(jiǎn)單， 易于控制， CLK 引腳接了兩級(jí)反向器目的是提高 CLK 的幅度能有效被 D/A器件識(shí)別。 本模塊受主控制 器件 （ FPGA）控制， 實(shí)現(xiàn)數(shù)據(jù)由數(shù)字量到模擬量的轉(zhuǎn)換 ，模擬量輸出經(jīng)濾波平滑尖峰脈沖， 改善輸出波形， 軟件設(shè)計(jì)根據(jù) D/A 芯片 TLV5616的串行通信時(shí)序 （如圖 2. 9） ， 采用狀態(tài)機(jī)來控制 D/A 器件實(shí)現(xiàn)數(shù) 字 量到模擬量的轉(zhuǎn)換 。 鍵盤顯示硬件電路 圖 LED顯示硬件 電路圖 顯示電路采用了 LED