【文章內(nèi)容簡(jiǎn)介】 寄存器。當(dāng)FPGA讀取完ADC上次轉(zhuǎn)換結(jié)果時(shí)，下一個(gè)轉(zhuǎn)換通道的控制字節(jié)就寫(xiě)到了DIN引腳。一個(gè)完整的控制字節(jié)需要8個(gè)DCLK時(shí)鐘。寫(xiě)完控制字節(jié)的同時(shí)，模/數(shù)轉(zhuǎn)換結(jié)束，模/數(shù)轉(zhuǎn)換狀態(tài)輸出引腳BUSY產(chǎn)生一下降沿，數(shù)據(jù)輸出有效，F(xiàn)PGA開(kāi)始接收由DOUT輸出的轉(zhuǎn)換結(jié)果。16位串行數(shù)據(jù)需要16個(gè)DCLK時(shí)鐘，在接收串行數(shù)據(jù)的LSB位時(shí)，下一個(gè)通道的控制字開(kāi)始輸入到A/D芯片。ADS8344完成一次完整的數(shù)據(jù)采樣保持、轉(zhuǎn)換和輸出共需要25個(gè)DCLK時(shí)鐘。ADS8344串行接口時(shí)序如圖5所示：圖5 ADS8344的工作時(shí)序在內(nèi)部時(shí)鐘模式下， SAR 生成自己的內(nèi)部轉(zhuǎn)換時(shí)鐘。這免除不必生BUSY 轉(zhuǎn)換時(shí)鐘和允許轉(zhuǎn)換結(jié)果微處理器被閱讀處理器回在任何時(shí)鐘頻率從0MHz便利。 BUSY去在轉(zhuǎn)換開(kāi)始低，然后返回高當(dāng)轉(zhuǎn)換完成。在轉(zhuǎn)換，SCLK 仍將低為8181。s最高。另外在轉(zhuǎn)換，CS 仍應(yīng)低達(dá)到最佳的噪性能。轉(zhuǎn)換結(jié)果存儲(chǔ)在一內(nèi)部登記。時(shí)鐘的數(shù)據(jù)可能會(huì)出此注冊(cè)轉(zhuǎn)換后的任何時(shí)間完成。如果BUSY是低時(shí) MSB 去低轉(zhuǎn)換后，未來(lái)屬于外部串行時(shí)鐘邊緣將寫(xiě)出關(guān)于 DOUT 行 (D14D0) 。其余 MSB. 會(huì)是在每個(gè)時(shí)鐘周期后，連續(xù)24小時(shí)CS 出位，如果BUSY是高時(shí) DOUT 去低那么 CS生產(chǎn)線(xiàn)將在三態(tài)，直至BUSY不需要繼續(xù)低一次凸錫永已經(jīng)開(kāi)始。請(qǐng)注意CS不是三態(tài)時(shí)去在內(nèi)部時(shí)鐘模式高。數(shù)據(jù)可以被轉(zhuǎn)移和輸出的時(shí)鐘速率的 ，只要最小采集時(shí)間TABLE 。 ADS8344的主要工作特點(diǎn)ADS8344控制寄存器是一個(gè)８位只寫(xiě)寄存器，數(shù)據(jù)從DIN引腳輸入，當(dāng)微機(jī)讀取完上次轉(zhuǎn)換結(jié)果時(shí)，下一個(gè)轉(zhuǎn)換通道控制字節(jié)就寫(xiě)到了DIN引腳，需要８?jìng)€(gè)DCLK時(shí)鐘才能將完整控制信息寫(xiě)到控制寄存器。控制寄存器各位功能說(shuō)明如表1所示：MSB LSBS A2 A1 A0 預(yù)留 SGL/DIF PD1 PD0 表1S：控制字節(jié)開(kāi)始位，為高時(shí)才表示輸入字節(jié)有效。A2～A0：模擬輸入通道選擇位。SGL/DIF：模擬通道輸入方式選擇位。當(dāng)為高時(shí)，為單端輸入；為低時(shí)，為雙端差分輸入。PD1～PD0：功率管理選擇位。ADS8344個(gè)模擬輸入通道可以設(shè)置成單端輸入或差分輸入。單端輸入時(shí)，各個(gè)模擬通道均輸入＋I(xiàn)N信號(hào)，而從COM引腳接入－IN信號(hào)。雙端差分輸入時(shí)，通道CH0和CHCH1和CHCH2和CHCH3和CH7組合成差分輸入。當(dāng)芯片進(jìn)入保持階段時(shí)，＋I(xiàn)N和－IN差分輸入信號(hào)送到內(nèi)部電容器陣列上。－IN輸入電壓范圍為－～＋，＋I(xiàn)N輸入電壓范圍為－＋VCC＋。 A/D芯片周邊部分電路基準(zhǔn)電壓源在DAC電路中占有舉足輕重的地位，其設(shè)計(jì)的好壞直接影響著DAC輸出的精度和穩(wěn)定性。而溫度的變化、電源電壓的波動(dòng)和制造工藝的偏差都會(huì)影響基準(zhǔn)電壓的特性。ADS8344的8管腳的SOIC封裝，它外部較少的管腳不僅能夠很方便的實(shí)現(xiàn)與其它器件連接，并且它體積小，可以節(jié)省很多布線(xiàn)資源。，其積分非線(xiàn)性誤差I(lǐng)NL177。1LSB。在這里選擇的5V模擬電源供電。電路圖如圖6所示：圖6 A/D芯片及周邊電路基準(zhǔn)電壓源是模擬集成電路中極為重要的組成部分，它可以為串聯(lián)型穩(wěn)壓電路、A/D和D/A轉(zhuǎn)換器提供基準(zhǔn)電壓源，也是大多數(shù)傳感器的穩(wěn)壓供電電源或激勵(lì)源。另外，基準(zhǔn)電壓源也可以作為標(biāo)準(zhǔn)電池、儀器表頭的刻度標(biāo)準(zhǔn)和精密電流源。TL431是一個(gè)性能優(yōu)良的基準(zhǔn)電壓集成電路，主要應(yīng)用于穩(wěn)壓、儀器儀表、可調(diào)電源和開(kāi)關(guān)電源中，是穩(wěn)壓二極管的良好替代品。其主要特點(diǎn)是可調(diào)輸出電壓范圍大，輸出阻抗小。如圖7所示：圖7 參考電壓按照TL341數(shù)據(jù)手冊(cè)提供的輸出的穩(wěn)壓電壓的計(jì)算公式，TL341的3號(hào)引腳的電壓值Vo=（1+W1/R18）Vref。目前按照A/D芯片正常工作的要求提供3V穩(wěn)壓電壓，則W1/，R18目前阻值為1K，那么可以調(diào)節(jié)W1滑動(dòng)變阻器值為200歐姆。 FPGA芯片的基本工作原理與基本架構(gòu)FPGA是整個(gè)高速數(shù)據(jù)采集系統(tǒng)的核心，它一方面控制前端AD的采樣，另一方面對(duì)采集來(lái)的數(shù)據(jù)進(jìn)行緩沖以及進(jìn)一步的處理，充分發(fā)揮其靈活性。本章基于Altera公司的FPGA進(jìn)行采集控制模塊的設(shè)計(jì)，介紹了FPGA的工作原理及選型，再分別介紹了基于FPGA的采集控制模塊的原理圖設(shè)計(jì)以及相關(guān)軟件的設(shè)計(jì)。 FPGA的工作原理可編程邏輯陣列器件是可以由用戶(hù)進(jìn)行編程以實(shí)現(xiàn)所需邏輯功能的數(shù)字集成電路，利用其內(nèi)部的邏輯結(jié)構(gòu)實(shí)現(xiàn)任何布爾表達(dá)式、寄存器函數(shù)。和一般的ASIC電路相比，可編程邏輯陣列器件具有設(shè)計(jì)周期短，修改方便的優(yōu)點(diǎn)。1985年，Xilinx公司推出了世界上第一款FPGA，此后，F(xiàn)PGA的發(fā)展非常迅速，形成了各種不同的結(jié)構(gòu)，目前主流的FPGA是Xilinx公司的產(chǎn)品。FPGA是在PAL,GAL,EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。通過(guò)編程可以立刻把一個(gè)通用的FPGA芯片配置成用戶(hù)需要的硬件數(shù)字電路，因而大大加快了電子產(chǎn)品的研發(fā)周期，降低了研發(fā)成本，縮短了產(chǎn)品上市時(shí)間。FPGA具有高密度，運(yùn)行速度快(管腳間的延時(shí)小，僅幾個(gè)ns)的特點(diǎn)。用它來(lái)設(shè)計(jì)數(shù)字電路可以簡(jiǎn)化系統(tǒng)設(shè)計(jì)，縮小數(shù)據(jù)規(guī)模，提高系統(tǒng)的穩(wěn)定性。FPGA是由掩膜可編程門(mén)陣列和簡(jiǎn)單可編程邏輯器件演變而來(lái)的，將它們的特性結(jié)合在一起使得FPGA既有門(mén)陣列的高密度性和通用性，又有可編程邏輯器件的用戶(hù)可編程特性。按FPGA的邏輯功能塊的規(guī)模和功能分類(lèi)，F(xiàn)PGA可分為三大類(lèi)：細(xì)粒度FPGA、中粒度FPGA和粗粒度FPGA。細(xì)粒度FPGA的邏輯功能較小，資源可以充分利用，但連線(xiàn)和開(kāi)關(guān)多，速度慢；粗粒度FPGA邏輯功能塊的規(guī)模大，功能強(qiáng)，但資源不能充分利用。反熔絲FPGA器件可以稱(chēng)為細(xì)粒度的產(chǎn)品，基于SRAM的FPGA器件多數(shù)屬于中粒度產(chǎn)品。根據(jù)編程方式FPGA器件基本可分為三種：基于反熔絲編程的FPGA、基于SRAM編程的FPGA、基于閃存編程的FPGA?；贏D9446采集芯片反熔絲編程的FPGA具有體積小、集成度高和高速度的特點(diǎn)，還具有加密、防拷貝、抗干擾以及不需外接只讀存儲(chǔ)器的特點(diǎn)，但只能一次編程，比較適合于定型產(chǎn)品。后兩種FPGA屬于可重復(fù)編程型FPGA，SRAM型FPGA的突出優(yōu)點(diǎn)是可反復(fù)編程，甚至能在系統(tǒng)運(yùn)行中改變配置數(shù)據(jù)實(shí)現(xiàn)系統(tǒng)功能的動(dòng)態(tài)重構(gòu)。Flash Memory型FPGA具有非易失性和重復(fù)編程的雙重優(yōu)點(diǎn)，但不能動(dòng)態(tài)重構(gòu)，功耗也較SRAM型FPGA高。從邏輯塊的構(gòu)造分類(lèi)，F(xiàn)PGA的結(jié)構(gòu)有三種：查找表型、多路開(kāi)關(guān)型和多級(jí)與或門(mén)型。Xilinx公司FPGA的邏輯塊構(gòu)造有查找表型和多路開(kāi)關(guān)型，其中具有代表性的查找表結(jié)構(gòu)是Xilinx公司的XC系列FPGA，它的可編程邏輯單元是查找表，由查找表構(gòu)成函數(shù)發(fā)生器，再由查找表來(lái)實(shí)現(xiàn)邏輯函數(shù)。Altera公司的FPGA器件，其邏輯塊構(gòu)造為多級(jí)與或門(mén)型，它的可編程單元是可配置的多路開(kāi)關(guān)。利用多路開(kāi)關(guān)的特性，對(duì)它的輸入和選擇信號(hào)進(jìn)行配置，接到固定電平或輸入信號(hào)上，實(shí)現(xiàn)不同的邏輯功能。還有一種是采用多級(jí)與非門(mén)結(jié)構(gòu)的Altera公司的FPGA，在多級(jí)與非門(mén)結(jié)構(gòu)中，可編程邏輯單元是一個(gè)異或邏輯塊。查找表型的優(yōu)點(diǎn)是功能多，N輸入的查找表可以實(shí)現(xiàn)N個(gè)任意的組合邏輯函數(shù)。多路開(kāi)關(guān)型的優(yōu)點(diǎn)是可以把大量的多路開(kāi)關(guān)和邏輯門(mén)連接起來(lái)，構(gòu)成大量函數(shù)的邏輯塊。多級(jí)與或門(mén)型的優(yōu)點(diǎn)是可以方便地將待反饋的輸出信號(hào)反饋到輸入端，以實(shí)現(xiàn)閉環(huán)控制邏輯和多個(gè)邏輯塊之間的級(jí)聯(lián)。FPGA兼有串、并行工作方式和高集成度、高速、高可靠性等明顯的特點(diǎn)，其時(shí)鐘延遲可達(dá)納秒級(jí)，同時(shí)，在應(yīng)用芯片的設(shè)計(jì)中可以減少芯片數(shù)量，縮小系統(tǒng)體積，降低能源消耗，提高系統(tǒng)的性能指標(biāo)和可靠性。正是由于FPGA具有這些優(yōu)點(diǎn)，F(xiàn)PGA在超高速應(yīng)用領(lǐng)域和實(shí)時(shí)測(cè)控方面有非常廣闊的應(yīng)用前景.。在高可靠應(yīng)用領(lǐng)域，如果設(shè)計(jì)得當(dāng)，將不會(huì)存在類(lèi)似于MCU的復(fù)位不可靠和PC可能跑飛等問(wèn)題。FPGA的高可靠性還表現(xiàn)在，幾乎可將整個(gè)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積。與ASIC設(shè)計(jì)相比，F(xiàn)PGA顯著的優(yōu)勢(shì)是開(kāi)發(fā)周期短，投資風(fēng)險(xiǎn)小、產(chǎn)品上市速度快，市場(chǎng)適應(yīng)能力強(qiáng)和硬件升級(jí)回旋余地大，而且當(dāng)產(chǎn)品定型和產(chǎn)量擴(kuò)大后，可將在生產(chǎn)中達(dá)到充分檢驗(yàn)的VHDL設(shè)計(jì)迅速實(shí)現(xiàn)ASIC投產(chǎn)。隨著大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件的發(fā)展，系統(tǒng)設(shè)計(jì)進(jìn)入“片上可編程系統(tǒng)”(SOPC)的新紀(jì)元：芯片朝著高密度、低壓、低功耗方向挺進(jìn):在SOC芯片上可以將微處理器、數(shù)字信號(hào)處理器、存儲(chǔ)器、邏輯電路、模擬電路集成在一個(gè)芯片上。而如果將可編程邏輯電路1P核集成到SOC芯片上則會(huì)大大提高SOC芯片的靈活性與有效性，并且縮短了SOC芯片的設(shè)計(jì)周期。因此國(guó)際各大公司都在積極擴(kuò)充其IP庫(kù)，以?xún)?yōu)化的資源更好的滿(mǎn)足用戶(hù)的需求，擴(kuò)大市場(chǎng)。由此可見(jiàn)，F(xiàn)PGA不僅可以解決電子系統(tǒng)小型化、低功耗、高可靠性等問(wèn)題，而且其開(kāi)發(fā)周期短、開(kāi)發(fā)軟件投入少、芯片價(jià)格不斷降低，這使得FPGA占有越來(lái)越多的市場(chǎng)，特別是對(duì)小批量、多品種的產(chǎn)品需求，使FPGA成為首選。FPGA普及的另一重要原因是IP(知識(shí)產(chǎn)權(quán))越來(lái)越被高度重視，帶有IP內(nèi)核的功能塊在ASIC設(shè)計(jì)平臺(tái)上的應(yīng)用日益廣泛。越來(lái)越多的設(shè)計(jì)人員，采用設(shè)計(jì)重用，將系統(tǒng)設(shè)計(jì)模塊化，為設(shè)計(jì)帶來(lái)了快捷和方便。并可以使每個(gè)設(shè)計(jì)人員充分利用軟件代碼，提高開(kāi)發(fā)效率，減少上市時(shí)間，降低研發(fā)費(fèi)用，縮短研發(fā)周期，降低風(fēng)險(xiǎn)。 FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門(mén)電路有限的缺點(diǎn)。 FPGA芯片的基本架構(gòu)為了讓高產(chǎn)量應(yīng)用的開(kāi)發(fā)人員首次在產(chǎn)品中加入安全的系統(tǒng)內(nèi)編程 (ISP)功能，Actel公司宣布實(shí)時(shí)推出ProASIC3激活套件及其25萬(wàn)門(mén)A3P250現(xiàn)場(chǎng)可編程門(mén)數(shù)組的樣片。 Actel推出兩種版本的激活套件，能夠簡(jiǎn)化設(shè)計(jì)的實(shí)施并為A3P250器件提供低成本的全速編程能力。激活套件備有原型構(gòu)建和低成本評(píng)估兩個(gè)版本，能讓開(kāi)發(fā)人員探索ProASIC3/E系列產(chǎn)品獨(dú)特的結(jié)構(gòu)特性，包括安全的系統(tǒng)內(nèi)編程和上電即用功能。A3P250器件是Actel ProASIC3/E系列產(chǎn)品的最新成員。ProASIC3/E是業(yè)界最低成本的FPGA產(chǎn)品系列，也是唯一通過(guò)128位AES加密技術(shù)來(lái)提供安全系統(tǒng)內(nèi)編程功能的單芯片器件。A3P250對(duì)于消費(fèi)電子、工業(yè)、醫(yī)療、通信和汽車(chē)等以?xún)r(jià)值為基礎(chǔ)的高產(chǎn)量應(yīng)用領(lǐng)域來(lái)說(shuō)，是極吸引的可編程邏輯解決方案。由于FPGA需要被反復(fù)燒寫(xiě)，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過(guò)固定的與非門(mén)來(lái)完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)，查找表可以很好的滿(mǎn)足這一要求。目前主流FPGA都采用了基于SARM工藝的查找表結(jié)構(gòu)。查找表本質(zhì)上就是一個(gè)RAM，當(dāng)用戶(hù)通過(guò)原理圖或HDL語(yǔ)言描述了一個(gè)邏輯電路以后，PLD/FPGA開(kāi)發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能結(jié)果，并把真值表事先寫(xiě)入RAM，這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表，找出地址對(duì)應(yīng)的內(nèi)容，然后輸出即可。由于基于LUT的FPGA具有很高的集成度，其器件密度數(shù)萬(wàn)門(mén)到數(shù)千萬(wàn)門(mén)不等，可以完成極其復(fù)雜的時(shí)序邏輯電路與組合邏輯電路，因此適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域。其組成部分主要包括編程/輸入輸出單元、基本可編程邏輯單元、內(nèi)嵌SARM、豐富的布線(xiàn)資源、底層嵌入功能單元、內(nèi)嵌專(zhuān)用單元等。FPGA是由存放在片內(nèi)的RAM來(lái)設(shè)置其工作狀態(tài)的，因此工作需要對(duì)片內(nèi)RAM進(jìn)行編程。用戶(hù)可根據(jù)不同的配置模式，采用不同的編程方式。FPGA有如下幾種配置模式：（1）并行模式：并行PROM、Flash配置FPGA。（2）主從模式：一片PRAM配置多片F(xiàn)PGA。（3）串行模式：串行PROM配置FPGA。（4）外設(shè)模式：將PROM作為微處理的外設(shè)，由微處理器對(duì)其編程。目前，F(xiàn)PGA市場(chǎng)占有率最高的兩大公司Xilinx和Altera生產(chǎn)的FPGA都是基于SARM工藝的，需要在使用時(shí)外接一個(gè)片外存儲(chǔ)器以保存程序。上電時(shí)，F(xiàn)PGA將外部存儲(chǔ)器中的數(shù)據(jù)讀入片內(nèi)