【正文】 透到了地質(zhì)、醫(yī)療器械、雷達(dá)、通訊、遙感遙測(cè)等各個(gè)領(lǐng)域，為我們更好的獲取信息提供了良好的基礎(chǔ)。計(jì)算機(jī)對(duì)這種離散信號(hào)還不能處理，計(jì)算機(jī)只能處理數(shù)字量，所以還必須把離散信號(hào)在幅值上也進(jìn)一步離散化，這一過(guò)程就是量化過(guò)程。31第2章 多路數(shù)據(jù)采集器系統(tǒng)的架構(gòu). 數(shù)據(jù)采集器系統(tǒng)概述數(shù)據(jù)采集電路是測(cè)試系統(tǒng)中的重要組成部分，其主要包括模擬電路部分和數(shù)字電路部分兩個(gè)部分。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。FPGA產(chǎn)品的應(yīng)用領(lǐng)域已經(jīng)從原來(lái)的通信擴(kuò)展到消費(fèi)電子、汽車電子、工業(yè)控制、測(cè)試測(cè)量等廣泛的領(lǐng)域。國(guó)內(nèi)對(duì)數(shù)據(jù)采集設(shè)備的研制與國(guó)外的情況相比，在開(kāi)發(fā)應(yīng)用的廣度和深度方面，還有一段距離，現(xiàn)場(chǎng)數(shù)據(jù)采集要求比較高的場(chǎng)合多是采用國(guó)外產(chǎn)品。數(shù)據(jù)采集技術(shù)已經(jīng)成為一種專門的技術(shù)，在工業(yè)領(lǐng)域得到廣泛的應(yīng)用，數(shù)據(jù)采集系統(tǒng)采用更先進(jìn)的模塊式結(jié)構(gòu)，根據(jù)不同的應(yīng)用要求，通過(guò)簡(jiǎn)單的增加和更改模塊，并結(jié)合系統(tǒng)編程，就可以擴(kuò)展和修改，迅速組成一個(gè)新的系統(tǒng)。 國(guó)內(nèi)外發(fā)展趨勢(shì)及研究現(xiàn)狀數(shù)據(jù)采集系統(tǒng)出現(xiàn)于20世紀(jì)50年代，1956年美國(guó)首先研發(fā)了用在軍事上的數(shù)據(jù)采集測(cè)試系統(tǒng)。在科學(xué)研究中，應(yīng)用數(shù)據(jù)采集系統(tǒng)可獲得大量的動(dòng)態(tài)信息，是研究瞬間物理過(guò)程的有力工具，也是獲得科學(xué)奧秘的重要手段之一。s rapid development,the data acquisition system also obtained the widespread in the domains of aerospace,geological prospecting, electric power, radar, munication and so some special occasions,we also set the very high request to data acquisition system39。在某些特殊場(chǎng)合下，對(duì)數(shù)據(jù)采集系統(tǒng)的便攜性也提出了很高的要求。在生產(chǎn)過(guò)程中，應(yīng)用數(shù)據(jù)采集系統(tǒng)可以對(duì)生產(chǎn)現(xiàn)場(chǎng)的工藝參數(shù)進(jìn)行采集、監(jiān)視和記錄，為提高產(chǎn)品質(zhì)量、降低成本提供了技術(shù)手段。經(jīng)設(shè)計(jì)與調(diào)試，模數(shù)轉(zhuǎn)換模塊可為系統(tǒng)提供穩(wěn)定可靠的數(shù)據(jù)，能穩(wěn)定工作在百兆的頻率下；采集控制模塊能實(shí)時(shí)地完成數(shù)據(jù)壓縮與數(shù)據(jù)緩沖，并能通過(guò)時(shí)鐘管理模塊來(lái)控制前端ADS8344的采樣，該模塊也能穩(wěn)定工作在百兆的頻率下。與此同時(shí)作為數(shù)字信號(hào)處理的前提——數(shù)據(jù)采集也不斷得到長(zhǎng)足的發(fā)展，數(shù)據(jù)采集是指將溫度、壓力、流量、位移等模擬量采集、轉(zhuǎn)換成數(shù)字量后，再由計(jì)算機(jī)進(jìn)行存儲(chǔ)、處理、顯示或者打印的過(guò)程，相應(yīng)的系統(tǒng)稱為數(shù)據(jù)采集系統(tǒng)。作為數(shù)據(jù)采集的典型應(yīng)用——電子測(cè)量?jī)x器，它的應(yīng)用范圍也越來(lái)越廣，向著多功能、多方位、多領(lǐng)域擴(kuò)展，許多新的測(cè)試項(xiàng)目、新的儀器不斷涌現(xiàn)，廣大用戶對(duì)電子測(cè)量的要求也由僅僅的穩(wěn)定性提升為綜合性要求，進(jìn)一步上升為專業(yè)化、手持化、微機(jī)化、通訊化、監(jiān)控化等等，本文正是應(yīng)用電子測(cè)量?jī)x器的數(shù)據(jù)采集端進(jìn)行設(shè)計(jì)。20世紀(jì)80年代后期，數(shù)據(jù)采集系統(tǒng)發(fā)生了巨大變化，由工業(yè)計(jì)算機(jī)、單片機(jī)和大規(guī)模集成電路組合，并用軟件管理，使系統(tǒng)的成本降低，體積減小，功能成倍增加，數(shù)據(jù)處理能力大大增強(qiáng)。（4）網(wǎng)絡(luò)化，以Internet為代表的網(wǎng)絡(luò)技術(shù)的出現(xiàn)為測(cè)量?jī)x器技術(shù)帶來(lái)了前所未有的發(fā)展空間和機(jī)遇，網(wǎng)絡(luò)化測(cè)量技術(shù)與具備網(wǎng)絡(luò)功能的新型儀器應(yīng)運(yùn)而生。 現(xiàn)場(chǎng)可編程ASIC就是指現(xiàn)場(chǎng)可編程門陣列FPGA。Altera向業(yè)界發(fā)布了全球首款采用40nm工藝的FPGA和ASIC， FPGA產(chǎn)品已經(jīng)進(jìn)入45nm時(shí)代，32nm產(chǎn)品的研發(fā)也在緊鑼密鼓地進(jìn)行著。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)、并進(jìn)行存儲(chǔ)和計(jì)算機(jī)處理顯示的過(guò)程稱為數(shù)據(jù)采集，而相應(yīng)的系統(tǒng)稱為數(shù)據(jù)采集系統(tǒng)（Data Acquisition System）。采樣的過(guò)程一般是：先使用一個(gè)采集電路，按等距離時(shí)間間隔，對(duì)模擬信號(hào)進(jìn)行采樣，然后用保持電路將采集來(lái)的信號(hào)電平保持一段時(shí)間，以便模數(shù)轉(zhuǎn)換器正確地將其轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字量。該系統(tǒng)具有限幅保護(hù)功能，程序編寫(xiě)簡(jiǎn)便，能夠?qū)崿F(xiàn)對(duì)遠(yuǎn)端數(shù)據(jù)的采集和傳輸。，范圍為—15~5V，而ADS8344模擬輸入通道為0V~VREF,所以必須對(duì)輸入信號(hào)進(jìn)行轉(zhuǎn)換。這樣，就需要一種能在模擬信號(hào)與數(shù)字信號(hào)之間起橋梁作用的電路模數(shù)和。采用2．7～5V單電源供電、包含8個(gè)單端模擬輸入通道(CH0～CH7)，也可合成為4個(gè)差分輸入、高達(dá)100kHz的轉(zhuǎn)換率、84分貝的信噪比、串行接口。DOUT：串行數(shù)據(jù)輸出端，在DCLK的下降沿時(shí)數(shù)據(jù)輸出，當(dāng)CS為高時(shí)，輸出為高阻態(tài)。 ADS8344的內(nèi)部結(jié)構(gòu) ADS8344的控制寄存器是一個(gè)８位只寫(xiě)寄存器，數(shù)據(jù)從DIN引腳輸入，當(dāng)微機(jī)讀取完上次轉(zhuǎn)換結(jié)果時(shí)，下一個(gè)轉(zhuǎn)換通道的控制字節(jié)就寫(xiě)到了DIN引腳，需要８?jìng)€(gè)DCLK時(shí)鐘才能將完整的控制信息寫(xiě)到控制寄存器。ADS8344完成一次完整的數(shù)據(jù)采樣保持、轉(zhuǎn)換和輸出共需要25個(gè)DCLK時(shí)鐘。時(shí)鐘的數(shù)據(jù)可能會(huì)出此注冊(cè)轉(zhuǎn)換后的任何時(shí)間完成。SGL/DIF：模擬通道輸入方式選擇位。 A/D芯片周邊部分電路基準(zhǔn)電壓源在DAC電路中占有舉足輕重的地位，其設(shè)計(jì)的好壞直接影響著DAC輸出的精度和穩(wěn)定性。TL431是一個(gè)性能優(yōu)良的基準(zhǔn)電壓集成電路，主要應(yīng)用于穩(wěn)壓、儀器儀表、可調(diào)電源和開(kāi)關(guān)電源中，是穩(wěn)壓二極管的良好替代品。1985年，Xilinx公司推出了世界上第一款FPGA，此后，F(xiàn)PGA的發(fā)展非常迅速，形成了各種不同的結(jié)構(gòu)，目前主流的FPGA是Xilinx公司的產(chǎn)品。反熔絲FPGA器件可以稱為細(xì)粒度的產(chǎn)品，基于SRAM的FPGA器件多數(shù)屬于中粒度產(chǎn)品。利用多路開(kāi)關(guān)的特性，對(duì)它的輸入和選擇信號(hào)進(jìn)行配置，接到固定電平或輸入信號(hào)上，實(shí)現(xiàn)不同的邏輯功能。FPGA的高可靠性還表現(xiàn)在，幾乎可將整個(gè)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積。并可以使每個(gè)設(shè)計(jì)人員充分利用軟件代碼，提高開(kāi)發(fā)效率，減少上市時(shí)間，降低研發(fā)費(fèi)用，縮短研發(fā)周期，降低風(fēng)險(xiǎn)。A3P250對(duì)于消費(fèi)電子、工業(yè)、醫(yī)療、通信和汽車等以價(jià)值為基礎(chǔ)的高產(chǎn)量應(yīng)用領(lǐng)域來(lái)說(shuō)，是極吸引的可編程邏輯解決方案。FPGA有如下幾種配置模式：（1）并行模式：并行PROM、Flash配置FPGA?？删幊痰募拇嫫骺梢员慌渲脼镈觸發(fā)器、T觸發(fā)器、JK觸發(fā)器或者SR鎖存器。全局時(shí)鐘樹(shù)負(fù)責(zé)把時(shí)鐘分配到器件內(nèi)部的各個(gè)單元，控制器件內(nèi)部的所有單元。在I/O線資源富裕的情況下將多余的引腳通過(guò)擴(kuò)展的插針形式向外引出，這樣就便于后期的升級(jí)擴(kuò)展，以及系統(tǒng)的調(diào)試之用。PLLnum_OUTp（I/O）：鎖相環(huán)時(shí)鐘輸出。DATA0：FPGA的串行數(shù)據(jù)輸入，連接至配置器件的串行數(shù)據(jù)輸出管腳。CONFIG_DONE：配置結(jié)束信號(hào)。 用戶定義原語(yǔ)（ U D P）創(chuàng)建的靈活性。能夠描述層次設(shè)計(jì)，可使用模塊實(shí)例結(jié)構(gòu)描述任何層次。 　同一語(yǔ)言可用于生成模擬激勵(lì)和指定測(cè)試的驗(yàn)證約束條件，例如輸入值的指定。對(duì)高級(jí)編程語(yǔ)言結(jié)構(gòu)，例如條件語(yǔ)句、情況語(yǔ)句和循環(huán)語(yǔ)句，語(yǔ)言中都可以使用。本系統(tǒng)采用中斷方式。采用乒乓傳輸結(jié)構(gòu)可以保證采樣和傳輸各自不問(wèn)斷的進(jìn)行。數(shù)據(jù)寬度轉(zhuǎn)換模塊靠近FPGA的數(shù)據(jù)輸入端，主要是轉(zhuǎn)換數(shù)據(jù)傳送的位寬，要使傳到FPGA的數(shù)據(jù)盡量轉(zhuǎn)換成與計(jì)算機(jī)總線數(shù)據(jù)寬度相同，以便提升速率。 所謂乒乓?guī)?，就是FPGA外掛的兩片RAM。該系列具有豐富的I，O口資源，I，O輸出緩沖器可以接收高達(dá)24mA的拉電流和48mA的灌電流。而邏輯門電路引入的孔徑抖動(dòng)也會(huì)降低整個(gè)系統(tǒng)的性能甚至帶來(lái)災(zāi)難性的影響，可以選用孔徑抖動(dòng)更小的ECL或是PECLf1電路來(lái)減少孔徑抖動(dòng)的影響。count8 :=0。count8 : = 0。為高時(shí)，才表示輸入的字節(jié)有效。 )thenbuff16 = (others =39。) thenif count 16 = 16 thennull；elsebuff16 (15 count16) ＜＝Din；count16 ： ＝ count16＋１；　end if；elseend if；end if；end process； ADS8344是多通道A／D轉(zhuǎn)換芯片，所以數(shù)據(jù)要添加通道地址碼。)。pdatain (11 downto 8) amp。pdatain (3 downto 0) amp。 結(jié) 論該系統(tǒng)綜合運(yùn)用了FPGA硬件描述語(yǔ)言改變電路結(jié)構(gòu)、算法技術(shù)和無(wú)線點(diǎn)對(duì)點(diǎn)傳輸技術(shù)，將兩者相結(jié)合應(yīng)用在遠(yuǎn)程數(shù)據(jù)采集中。在此論文撰寫(xiě)過(guò)程中，要特別感謝我的導(dǎo)師何云龍的指導(dǎo)與督促，同時(shí)感謝他的諒解與包容。[8]周振安，范良龍.,數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)踐[M].北京：地震出版社，[9]宋光德，張慧，[J]電子測(cè)量與儀器學(xué)報(bào)，2004（03）4750.[10]楊志方，王澤成,涂坦，談宏華，[J]..[11]曹偉軍,[J].單片機(jī)及嵌入式系統(tǒng)應(yīng)用，2008（01）24.[12][J].現(xiàn)代電子技術(shù)報(bào)，2010年第8期.[13]李鵬,馬游春，[J]..[14]林長(zhǎng)青，[J].中科院上海技術(shù)物理研究所，上海200083 .[15]黃容蘭,[J].：1004—9037(2009).[16].江勇，[J].：1003—0107(2009)030020—03.[17].于超，陳光武，[J].國(guó)家綠色鍍膜技術(shù)與裝備工程技術(shù)研究中心,.[18]Intel Reference Manual,2005[19]Spartan3E Complete datasheet,2006[20]Wayne System by arrangement with theoriginal publisher,Person Education,Inc.[21][J]電子測(cè)量與儀器學(xué)報(bào)，2004（03）4750[22]學(xué)出版社.。在何老師帶領(lǐng)下，在此，我特別要感謝我的導(dǎo)師何老師。該系統(tǒng)應(yīng)用于某研究所試驗(yàn)中的飛艇與地面間的數(shù)據(jù)采集傳輸。039。039。039。由于讀取的數(shù)據(jù)是16位，而異步數(shù)據(jù)是10位(1位起始位，8位數(shù)據(jù)位，l位停止位)，因此要對(duì)數(shù)據(jù)重新編碼。)。 SGL／DIF——模擬通道輸入方式選擇位。elsecount8 : = 0。039。使用FPGA很容易實(shí)現(xiàn)SPI接口間的通信，對(duì)ADS8344的數(shù)據(jù)讀寫(xiě)僅用兩個(gè)進(jìn)程就可以實(shí)現(xiàn)。采用自頂而下的設(shè)計(jì)方法，分別完成各個(gè)模塊的代碼編寫(xiě)。乒乓?guī)膶?shí)現(xiàn)也比較簡(jiǎn)單，可以用數(shù)據(jù)的幀頭或者幀尾做控制出發(fā)信號(hào)，因?yàn)橐粠瑪?shù)據(jù)完全寫(xiě)入一片RAM的標(biāo)志是本幀幀尾或者下幀幀頭的到來(lái)，捕捉到這個(gè)幀頭或者幀尾就可以向接口芯片發(fā)出ready信號(hào)，表示數(shù)據(jù)準(zhǔn)備好了，可以把數(shù)據(jù)上傳了，然后上傳的同時(shí)下一幀數(shù)據(jù)就可以寫(xiě)入另一片RAM。接口控制邏輯模塊靠近計(jì)算機(jī)的總線端，主要是對(duì)總線接口芯片的local端的信號(hào)進(jìn)行控制，以達(dá)到通過(guò)接口芯片上傳到主機(jī)的目的。乒乓RAM控制原理圖如圖10所示：輸人數(shù)據(jù)分為兩路，流向由鎖存器選擇，當(dāng)門控信號(hào)選通RAM1時(shí)，RAM1則進(jìn)行數(shù)據(jù)寫(xiě)入，鎖存器1應(yīng)打開(kāi)，鎖存器2呈高阻狀態(tài)；與此同時(shí)，RAM2則進(jìn)行數(shù)據(jù)讀出，鎖存器3呈高阻狀態(tài)，鎖存器4打開(kāi)。其中，CS接地，使ADS8344總處于選通狀態(tài)。提供強(qiáng)有力的文件讀寫(xiě)能力。這些值也能夠用于與期望值比較，在不匹配的情況下，打印報(bào)告消息。Verilog HDL不再是某些公司的專有語(yǔ)言而是I E E E標(biāo)準(zhǔn)。開(kāi)關(guān)級(jí)基本結(jié)構(gòu)模型，例如p m o s 和n m o s等也被內(nèi)置在語(yǔ)言中。Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語(yǔ)言，都是在20世紀(jì)80年代中期開(kāi)發(fā)出來(lái)的。nCSO（I/O）：FPGA片選信號(hào)輸出，連接至配置器件的nCS管腳。另外，F(xiàn)PGA的管腳中，有一些是全局時(shí)鐘，這些管腳在FPGA中已經(jīng)做好了時(shí)鐘樹(shù)。用 。（4）內(nèi)部存儲(chǔ)器A3P250系列FPGA的內(nèi)部存儲(chǔ)器容量有了大幅提高，做多可以達(dá)115200bit。其中，內(nèi)部邏輯，外部引腳能夠驅(qū)動(dòng)寄存器的時(shí)鐘輸入、時(shí)鐘使能輸入和復(fù)位輸入、時(shí)鐘輸入和復(fù)位輸入也可以通過(guò)全局時(shí)鐘樹(shù)驅(qū)動(dòng)。（3）串行模式：串行PROM配置FPGA。目前主流FPGA都采用了基于SARM工藝的查找表結(jié)構(gòu)。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足