【正文】 個可編程的寄存器、一條進(jìn)位鏈和一條寄存器級連鏈。目前，F(xiàn)PGA市場占有率最高的兩大公司Xilinx和Altera生產(chǎn)的FPGA都是基于SARM工藝的，需要在使用時外接一個片外存儲器以保存程序。（3）串行模式：串行PROM配置FPGA。FPGA有如下幾種配置模式：（1）并行模式：并行PROM、Flash配置FPGA。FPGA是由存放在片內(nèi)的RAM來設(shè)置其工作狀態(tài)的，因此工作需要對片內(nèi)RAM進(jìn)行編程。由于基于LUT的FPGA具有很高的集成度，其器件密度數(shù)萬門到數(shù)千萬門不等，可以完成極其復(fù)雜的時序邏輯電路與組合邏輯電路，因此適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計領(lǐng)域。目前主流FPGA都采用了基于SARM工藝的查找表結(jié)構(gòu)。A3P250對于消費電子、工業(yè)、醫(yī)療、通信和汽車等以價值為基礎(chǔ)的高產(chǎn)量應(yīng)用領(lǐng)域來說，是極吸引的可編程邏輯解決方案。A3P250器件是Actel ProASIC3/E系列產(chǎn)品的最新成員。 Actel推出兩種版本的激活套件，能夠簡化設(shè)計的實施并為A3P250器件提供低成本的全速編程能力。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點。并可以使每個設(shè)計人員充分利用軟件代碼，提高開發(fā)效率，減少上市時間，降低研發(fā)費用，縮短研發(fā)周期，降低風(fēng)險。FPGA普及的另一重要原因是IP(知識產(chǎn)權(quán))越來越被高度重視，帶有IP內(nèi)核的功能塊在ASIC設(shè)計平臺上的應(yīng)用日益廣泛。因此國際各大公司都在積極擴(kuò)充其IP庫，以優(yōu)化的資源更好的滿足用戶的需求，擴(kuò)大市場。隨著大規(guī)?，F(xiàn)場可編程邏輯器件的發(fā)展，系統(tǒng)設(shè)計進(jìn)入“片上可編程系統(tǒng)”(SOPC)的新紀(jì)元：芯片朝著高密度、低壓、低功耗方向挺進(jìn):在SOC芯片上可以將微處理器、數(shù)字信號處理器、存儲器、邏輯電路、模擬電路集成在一個芯片上。FPGA的高可靠性還表現(xiàn)在，幾乎可將整個系統(tǒng)下載于同一芯片中，實現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積。正是由于FPGA具有這些優(yōu)點，F(xiàn)PGA在超高速應(yīng)用領(lǐng)域和實時測控方面有非常廣闊的應(yīng)用前景.。多級與或門型的優(yōu)點是可以方便地將待反饋的輸出信號反饋到輸入端，以實現(xiàn)閉環(huán)控制邏輯和多個邏輯塊之間的級聯(lián)。查找表型的優(yōu)點是功能多，N輸入的查找表可以實現(xiàn)N個任意的組合邏輯函數(shù)。利用多路開關(guān)的特性，對它的輸入和選擇信號進(jìn)行配置，接到固定電平或輸入信號上，實現(xiàn)不同的邏輯功能。Xilinx公司FPGA的邏輯塊構(gòu)造有查找表型和多路開關(guān)型，其中具有代表性的查找表結(jié)構(gòu)是Xilinx公司的XC系列FPGA，它的可編程邏輯單元是查找表，由查找表構(gòu)成函數(shù)發(fā)生器，再由查找表來實現(xiàn)邏輯函數(shù)。Flash Memory型FPGA具有非易失性和重復(fù)編程的雙重優(yōu)點，但不能動態(tài)重構(gòu)，功耗也較SRAM型FPGA高?；贏D9446采集芯片反熔絲編程的FPGA具有體積小、集成度高和高速度的特點，還具有加密、防拷貝、抗干擾以及不需外接只讀存儲器的特點，但只能一次編程，比較適合于定型產(chǎn)品。反熔絲FPGA器件可以稱為細(xì)粒度的產(chǎn)品，基于SRAM的FPGA器件多數(shù)屬于中粒度產(chǎn)品。按FPGA的邏輯功能塊的規(guī)模和功能分類，F(xiàn)PGA可分為三大類：細(xì)粒度FPGA、中粒度FPGA和粗粒度FPGA。用它來設(shè)計數(shù)字電路可以簡化系統(tǒng)設(shè)計，縮小數(shù)據(jù)規(guī)模，提高系統(tǒng)的穩(wěn)定性。通過編程可以立刻把一個通用的FPGA芯片配置成用戶需要的硬件數(shù)字電路，因而大大加快了電子產(chǎn)品的研發(fā)周期，降低了研發(fā)成本，縮短了產(chǎn)品上市時間。1985年，Xilinx公司推出了世界上第一款FPGA，此后，F(xiàn)PGA的發(fā)展非常迅速，形成了各種不同的結(jié)構(gòu)，目前主流的FPGA是Xilinx公司的產(chǎn)品。 FPGA的工作原理可編程邏輯陣列器件是可以由用戶進(jìn)行編程以實現(xiàn)所需邏輯功能的數(shù)字集成電路，利用其內(nèi)部的邏輯結(jié)構(gòu)實現(xiàn)任何布爾表達(dá)式、寄存器函數(shù)。 FPGA芯片的基本工作原理與基本架構(gòu)FPGA是整個高速數(shù)據(jù)采集系統(tǒng)的核心，它一方面控制前端AD的采樣，另一方面對采集來的數(shù)據(jù)進(jìn)行緩沖以及進(jìn)一步的處理，充分發(fā)揮其靈活性。如圖7所示：圖7 參考電壓按照TL341數(shù)據(jù)手冊提供的輸出的穩(wěn)壓電壓的計算公式，TL341的3號引腳的電壓值Vo=（1+W1/R18）Vref。TL431是一個性能優(yōu)良的基準(zhǔn)電壓集成電路，主要應(yīng)用于穩(wěn)壓、儀器儀表、可調(diào)電源和開關(guān)電源中，是穩(wěn)壓二極管的良好替代品。電路圖如圖6所示：圖6 A/D芯片及周邊電路基準(zhǔn)電壓源是模擬集成電路中極為重要的組成部分，它可以為串聯(lián)型穩(wěn)壓電路、A/D和D/A轉(zhuǎn)換器提供基準(zhǔn)電壓源，也是大多數(shù)傳感器的穩(wěn)壓供電電源或激勵源。1LSB。ADS8344的8管腳的SOIC封裝，它外部較少的管腳不僅能夠很方便的實現(xiàn)與其它器件連接，并且它體積小，可以節(jié)省很多布線資源。 A/D芯片周邊部分電路基準(zhǔn)電壓源在DAC電路中占有舉足輕重的地位，其設(shè)計的好壞直接影響著DAC輸出的精度和穩(wěn)定性。當(dāng)芯片進(jìn)入保持階段時，＋I(xiàn)N和－IN差分輸入信號送到內(nèi)部電容器陣列上。單端輸入時，各個模擬通道均輸入＋I(xiàn)N信號，而從COM引腳接入－IN信號。PD1～PD0：功率管理選擇位。SGL/DIF：模擬通道輸入方式選擇位?？刂萍拇嫫鞲魑还δ苷f明如表1所示：MSB LSBS A2 A1 A0 預(yù)留 SGL/DIF PD1 PD0 表1S：控制字節(jié)開始位，為高時才表示輸入字節(jié)有效。數(shù)據(jù)可以被轉(zhuǎn)移和輸出的時鐘速率的 ，只要最小采集時間TABLE 。其余 MSB. 會是在每個時鐘周期后，連續(xù)24小時CS 出位，如果BUSY是高時 DOUT 去低那么 CS生產(chǎn)線將在三態(tài)，直至BUSY不需要繼續(xù)低一次凸錫永已經(jīng)開始。時鐘的數(shù)據(jù)可能會出此注冊轉(zhuǎn)換后的任何時間完成。另外在轉(zhuǎn)換，CS 仍應(yīng)低達(dá)到最佳的噪性能。在轉(zhuǎn)換，SCLK 仍將低為8181。這免除不必生BUSY 轉(zhuǎn)換時鐘和允許轉(zhuǎn)換結(jié)果微處理器被閱讀處理器回在任何時鐘頻率從0MHz便利。ADS8344完成一次完整的數(shù)據(jù)采樣保持、轉(zhuǎn)換和輸出共需要25個DCLK時鐘。寫完控制字節(jié)的同時，模/數(shù)轉(zhuǎn)換結(jié)束，模/數(shù)轉(zhuǎn)換狀態(tài)輸出引腳BUSY產(chǎn)生一下降沿，數(shù)據(jù)輸出有效，F(xiàn)PGA開始接收由DOUT輸出的轉(zhuǎn)換結(jié)果。當(dāng)FPGA讀取完ADC上次轉(zhuǎn)換結(jié)果時，下一個轉(zhuǎn)換通道的控制字節(jié)就寫到了DIN引腳。 ADS8344的工作時序ADS8344是一款高性能、低功耗的ADC，采用2．7～5V單電源供電，最大采樣頻率為100 kHz，信噪比達(dá)84dB，自帶采樣/保持電路，包含8個單端模擬輸入通道(CH0～CH7)，也可合成為4個差分輸入。 ADS8344的內(nèi)部結(jié)構(gòu) ADS8344的控制寄存器是一個８位只寫寄存器，數(shù)據(jù)從DIN引腳輸入，當(dāng)微機(jī)讀取完上次轉(zhuǎn)換結(jié)果時，下一個轉(zhuǎn)換通道的控制字節(jié)就寫到了DIN引腳，需要８個DCLK時鐘才能將完整的控制信息寫到控制寄存器。BUSY：模數(shù)轉(zhuǎn)換狀態(tài)輸出引腳。GND：參考地。DCLK：外部時鐘輸入端，該外部時鐘決定了芯片的轉(zhuǎn)換率（fDCLK＝24fSAMPLE）。DOUT：串行數(shù)據(jù)輸出端，在DCLK的下降沿時數(shù)據(jù)輸出，當(dāng)CS為高時，輸出為高阻態(tài)。SHDN：掉電控制位，當(dāng)為低時，芯片切換到低功耗掉電模式。ADS8344的芯片引腳圖如圖3所示：圖3 ADS8344芯片引腳CH0～CH7：模擬輸入通道的輸入端，８個單端模擬輸入通道可合用為雙端差分輸入，所有通道的輸入范圍從0V到＋VREF，未用的輸入通道應(yīng)接GDN以避免噪聲輸入。由于低功耗，高速，和一個機(jī)載多路作出如PDA，便攜式多通道數(shù)據(jù)記錄器的電池供電系統(tǒng)ADS8344的理想，和測量設(shè)備。采用2．7～5V單電源供電、包含8個單端模擬輸入通道(CH0～CH7)，也可合成為4個差分輸入、高達(dá)100kHz的轉(zhuǎn)換率、84分貝的信噪比、串行接口。它的典型功耗為10mW，最高工作頻率為100kHz，該參考電壓可變化為500mV和VCC之間，提供了相應(yīng)的輸入電壓范圍為0V至VREF。模數(shù)轉(zhuǎn)換芯片是整個數(shù)據(jù)采集系統(tǒng)的核心，它的好壞直接決定了整個采集系統(tǒng)的成功與否，本系統(tǒng)選用ADI公司的ADS8344作為其轉(zhuǎn)換芯片，并基于ADS8344進(jìn)行了模數(shù)轉(zhuǎn)換采集板的設(shè)計實現(xiàn)。轉(zhuǎn)換精度與轉(zhuǎn)換速度是衡量A/D與D/A轉(zhuǎn)換器的重要技術(shù)指標(biāo)。這樣，就需要一種能在模擬信號與數(shù)字信號之間起橋梁作用的電路模數(shù)和。處理這些信號，必須首先將這些模擬信號轉(zhuǎn)換成數(shù)字信號；而經(jīng)計算機(jī)分析。通信及檢測等領(lǐng)域，為了提高系統(tǒng)的性能指標(biāo)，對的處理廣泛采用了數(shù)字計算機(jī)技術(shù)。當(dāng)R3=6RR4=6R2時，傳遞函數(shù)可化簡為：可見，傳遞函數(shù)是線性函數(shù)。，范圍為—15~5V，而ADS8344模擬輸入通道為0V~VREF,所以必須對輸入信號進(jìn)行轉(zhuǎn)換。數(shù)據(jù)采集系統(tǒng)各器件之間的時序要求是很嚴(yán)格的，以保證系統(tǒng)精度。在模擬信號進(jìn)入A/D轉(zhuǎn)換器之前，需要進(jìn)行信號的調(diào)理、濾波以及放大，從而達(dá)到A/D變換器的輸入電平要求，以充分利用A/D轉(zhuǎn)換器的滿量程分辨率。A/D芯片轉(zhuǎn)換后的二進(jìn)制數(shù)據(jù)在FPGA的控制下先經(jīng)由FPGA內(nèi)部的緩沖，再經(jīng)由UART內(nèi)部的收發(fā)器，上傳數(shù)據(jù)到上位機(jī)中，從而實現(xiàn)多路數(shù)據(jù)的采集和處理。該系統(tǒng)具有限幅保護(hù)功能，程序編寫簡便，能夠?qū)崿F(xiàn)對遠(yuǎn)端數(shù)據(jù)的采集和傳輸。 數(shù)據(jù)采集的基本流程數(shù)據(jù)采集在工業(yè)測試系統(tǒng)中試一個很重要的環(huán)節(jié)，其中精確性和可靠性是至關(guān)重要的。在多路、高速的數(shù)據(jù)采集系統(tǒng)中，往往會采用應(yīng)用FPGA的數(shù)據(jù)采集系統(tǒng)架構(gòu)，該系統(tǒng)主要由A/D+FPGA組成，A/D負(fù)責(zé)多路數(shù)據(jù)的采集工作，F(xiàn)PGA主要負(fù)責(zé)數(shù)據(jù)的緩沖存儲以及對前端ADC的采樣控制。與此同時，將計算機(jī)得到的數(shù)據(jù)進(jìn)行顯示或打印，以便實現(xiàn)對某些物理量的監(jiān)視，其中一部分?jǐn)?shù)據(jù)還將被控制生產(chǎn)過程中的計算機(jī)控制系統(tǒng)用來控制某些物理量。采樣的過程一般是：先使用一個采集電路，按等距離時間間隔，對模擬信號進(jìn)行采樣，然后用保持電路將采集來的信號電平保持一段時間，以便模數(shù)轉(zhuǎn)換器正確地將其轉(zhuǎn)換成對應(yīng)的數(shù)字量。采樣與量化是A／D轉(zhuǎn)換的基本過程。量化后的信號是時間上和幅值上都離散的數(shù)字量，可以直接送到計算機(jī)中進(jìn)行處理。 A/D轉(zhuǎn)換的基本過程模擬量是時間上和幅值上都連續(xù)的一種信號，模擬量經(jīng)過采樣后得到的信號是時間上離散，幅值上連續(xù)的信號，即離散信號，這一過程就是采樣過程。將模擬信號轉(zhuǎn)換為數(shù)字信號、并進(jìn)行存儲和計算機(jī)處理顯示的過程稱為數(shù)據(jù)采集，而相應(yīng)的系統(tǒng)稱為數(shù)據(jù)采集系統(tǒng)（Data Acquisition System）。同時數(shù)字部分的電路還要將所采集的數(shù)據(jù)進(jìn)行處理、存儲和向上位機(jī)傳輸，以便進(jìn)行更進(jìn)一步的數(shù)據(jù)分析。其中的模擬部分主要是將前端的傳感器所提供的電參量信號進(jìn)行轉(zhuǎn)換、放大、濾波、調(diào)零等處理，使之成為適合AD或者顯示記錄儀器所需要的電壓信號?；贔PGA的I/O端口多、頻率高，低功耗等優(yōu)點，對于有嚴(yán)格時序要求的多路數(shù)據(jù)采集系統(tǒng)，采用FPGA構(gòu)建多路數(shù)據(jù)采集系統(tǒng)核心控制電路，主要完成A/D轉(zhuǎn)換及數(shù)據(jù)的采集、傳輸。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。加電時，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。FPGA是由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，因此工作時需要對片內(nèi)的RAM進(jìn)行編程。Altera向業(yè)界發(fā)布了全球首款采用40nm工藝的FPGA和ASIC， FPGA產(chǎn)品已經(jīng)進(jìn)入45nm時代，32nm產(chǎn)品的研發(fā)也在緊鑼密鼓地進(jìn)行著。采用65nm工藝技術(shù)，使FPGA產(chǎn)品的性能再次獲得了飛躍，成本和功耗也大幅降低。FPGA企業(yè)都在大力降低產(chǎn)品的功耗，滿足業(yè)界越來越苛刻的低功耗需求。FPGA與單片機(jī)相比，F(xiàn)PGA具有著很多的優(yōu)勢。 現(xiàn)場可編程ASIC就是指現(xiàn)場可編程門陣列FPGA。隨著工藝和技術(shù)的進(jìn)步，極大地縮短了ASIC的研制周期，有效地降低了ASIC的設(shè)計成本。 由Altera公司推出的新一代專用集成電路是專門針對某一數(shù)字系統(tǒng)設(shè)計、生產(chǎn)的集成電路。目前，國外企業(yè)已經(jīng)推出了很多