【文章內(nèi)容簡介】 第一章 緒 論 數(shù)字 秒表是日常生活中比較常見的電子產(chǎn)品 ,其設計也是 EDA 技術(shù)中重要的設計之一 [1]。 EDA 是 20 世紀 90 年代初以來迅速發(fā)展起來的現(xiàn)代電子工程領域的一門新技術(shù)。它以可編程邏輯器件 (PLD)為載體 ,以計算機為工作平臺 ,以EDA 工作軟件為工作環(huán)境 ,以硬件描述語言 (VHDL)為電子系統(tǒng)功能描述方式 ,以電子系統(tǒng)設計為應用方向的電子產(chǎn)品自動化設計過程。 在當今以數(shù)字化和網(wǎng)絡化為特征的信息技術(shù)革命大潮中 ,電子技術(shù)得到了飛速發(fā)展 ,現(xiàn)代電子產(chǎn)品滲透到了社會的各個領域?，F(xiàn)代電子產(chǎn)品的性能進一步提高 ,功能越來越復雜 ,集成化智能 化程度越來越高 ,更新?lián)Q代的節(jié)奏越來越快 ,開發(fā)風險越來越大 ,而且向著功能多樣化 ,體積小型化 ,功耗最低化的趨勢發(fā)展。所有這些都給電子系統(tǒng)的設計帶來了前所未有的壓力 ,唯一的出來就是熟練掌握EDA 技術(shù) ,并獲得其有力支持。 EDA 技術(shù)的出現(xiàn) ,極大的提高了電子系統(tǒng)設計的效率和可靠性 ,減輕了設計者的勞動強度 ,EDA 是電子產(chǎn)品開發(fā)研制的動力源和加速器 ,是現(xiàn)代電子技術(shù)的核心。隨著基于 PLD 的 EDA 技術(shù)的發(fā)展和應用領域的擴大和深入 ,它在電子信息 ,通信工程 ,自動控制及計算機應用等領域的重要性日益突出。隨著電子技術(shù)與計算機技術(shù)的發(fā)展 ,熟練掌握和應用 EDA 技術(shù)已成為電子類及相關(guān)專業(yè)學生不可或缺的一項技能 ,。本文介紹的數(shù)字秒表 ,利用基于 VHDL的 EDA 設計工具 ,采用大規(guī)?？删幊踢壿嬈骷?FPGA,通過設計芯片來實現(xiàn)系統(tǒng)功能。給出了頂層電路圖 ,和各模塊的設計 .增加了消除抖動的控制方法 ,消除了開關(guān)按鍵的機械抖動 .通過編輯、編譯和器件編程 , 并通過編程器將引腳下載到ALTRA 公司 CycloneII 系列 EP2C5T144C8N 芯片進行仿真 ,經(jīng)實際電路測試驗證 ,達到了預期的設計要求 ,顯示結(jié)果基本準確。本次設計突出應用性 ,以加強工程實踐能力和工程設計能 力 [2]。 課題背景 當前電子系統(tǒng)的設計正朝著速度快 ,容量大 ,體積小 ,質(zhì)量輕 ,用電省的方向發(fā)展。推動該潮流迅速發(fā)展的決定性因素就是使用了現(xiàn)代化的 EDA 設計工具。EDA 是電子設計自動化 Electronic Design Automation 的縮寫 ,是 90 年代初 ,從CAD(計算機輔助沒計 )、 CAM(算機輔助制造 )、 CAT 計算機輔助測試和 CAE 計算機輔助工程的概念發(fā)展而來的。 EDA 技術(shù)就是以計算機為工具 ,在 EDA 軟件平臺上 ,對以硬件描述語言 VHDL 為系統(tǒng)邏輯描述手段完成的設計文件自動地完成邏輯編譯、邏 輯化簡、邏輯分割、邏輯綜合及優(yōu)化、邏輯行局布線、邏輯仿真 ,直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作 [2]。設計者的工作僅限于利用軟件的方式 ,即利用硬件描述語言來完成對系統(tǒng)硬件功能的描述 ,在EDA 工具的幫助下就可以得到最后的設計結(jié)果。盡管目標系統(tǒng)是硬件 ,但整個設計和修改過程如同完成軟件設計一樣方便和高效。 EDA 技術(shù)中最為矚目的功能 ,即最具現(xiàn)代電子設計技術(shù)特征的功能就是日益強大的邏輯設計仿真測試技術(shù)。EDA 仿真測試技術(shù)只需通過計算機就能對所設計的電子系統(tǒng)從各種不同層次的系統(tǒng)性能特點完成一系列準確 的測試與仿真操作 ,在完成實際系統(tǒng)的安裝后還能對系統(tǒng)上的目標器件進行所謂邊界掃錨測試。這一切都極大地提高了大規(guī)模系統(tǒng)電子設計的自動化程度。 另一方面 ,高速發(fā)展的 CPLD/FPGA器件又為 EDA技術(shù)的不斷進步奠定可堅實的物質(zhì)基礎。 CPLD/FPGA 器件更廣泛的應用及廠商間的競爭 ,使得普通的設計人員獲得廉價的器件和 EDA 軟件成為可能。 現(xiàn)代的 EDA工具軟件已突破了早期僅能進行 PCB版圖設計 ,或類似某些僅限于電路功能模擬的、純軟件范圍的局限 ,以最終實現(xiàn)可靠的硬件系統(tǒng)為目標 ,配備了系統(tǒng)設計自動化的全部工具 。如配置了各種常用的硬件描述平臺 VHDL、Verilog HDL、 ABEL HDL 等 。配置了多種能兼用和混合使用的邏輯描述輸入工具 ,如硬件描述語言文本輸入法 (其中包括布爾方程描述方式、原理圖描述方式、狀態(tài)圖描述方式等 )以及原理圖輸入法、波形輸入法等 。同時還配置了高性能的邏輯綜合、優(yōu)化和仿真模擬工具 [3]。 硬件描述語言 ??VHDL VHDL 的簡介 VHDL 語言是一種用于電路設計的高級語言。它在 80 年代的后期出現(xiàn)。最初是由美國國防部開發(fā)出來供美軍用來提高設計的可靠性和縮減開發(fā)周期的一種 使用范圍較小的設計語言 。但是 ,由于它在一定程度上滿足了當時的設計需求 ,于是他在 1987 年成為 A I/IEEE 的標準 (IEEE STD 10761987)。 1993 年更進一步修訂 ,變得更加完備 ,成為 A I/IEEE 的 A I/IEEE STD 10761993 標準。目前 ,大多數(shù)的 CAD 廠商出品的 EDA 軟件都兼容了這種標準。自 IEEE 公布了 VHDL 的標準版本 ,IEEE1076(簡稱 87版之后 ,各 EDA公司相繼推出了自己的 VHDL設計環(huán)境 ,或宣布自己的設計工具可以和 VHDL 接口。此后 VHDL 在電子設計領域得 到了廣泛的接受 ,并逐步取代了原有的非標準的硬件描述語言。 1993 年 ,IEEE 對 VHDL 進行了修訂 ,從更高的抽象層次和系統(tǒng)描述能力上擴展 VHDL 的內(nèi)容 ,公布了新版本的VHDL,即 IEEE 標準的 10761993 版本 ,(簡稱 93 版 )?，F(xiàn)在 ,VHDL 和 Verilog 作為IEEE的工業(yè)標準硬件描述語言 ,又得到眾多 EDA公司的支持 ,在電子工程領域 ,已成為事實上的通用硬件描述語言。有專家認為 ,在新的世紀中 ,VHDL 語言將承擔起大部分的數(shù)字系統(tǒng)設計任務 [4]。 VHDL 語言的特點 VHDL的程序結(jié)構(gòu)特點是將一項工程設計 ,關(guān)于用 VHDL和原理圖輸入進行CPLD/FPGA 設計的粗略比較 :在設計中 ,如果采用原理圖輸入的設計方式是比較直觀的。你要設計的是什么 ,你就直接從庫中調(diào)出來用就行了。這樣比較符合人們的習慣。在對一個設計實體定義了外部界面后 ,一旦其內(nèi)部開發(fā)完成后 ,其他的設計就可以直接調(diào)用這個實體。這種將設計實體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設計的基本點。應用 VHDL 進行工程設計的優(yōu)點是多方面的。 1 與其他的硬件描述語言相比 ,VHDL 具有更強的行為描述能力 ,從而決定了他成為系 統(tǒng)設計領域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結(jié)構(gòu) ,從邏輯行為上描述和設計大規(guī)模電子系統(tǒng)的重要保證。 2 VHDL 豐富的仿真語句和庫函數(shù) ,使得在任何大系統(tǒng)的設計早期就能查驗設計系統(tǒng)的功能可行性 ,隨時可對設計進行仿真模擬。 3 VHDL 語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設計的分解和已有設計的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效 ,高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現(xiàn)。 4 對于用 VHDL完成的一個確定的設計 ,可以利用 EDA工具進行邏輯綜合和優(yōu)化 ,并自動的把 VHDL 描述設計轉(zhuǎn)變成門級網(wǎng)表。 5 VHDL 對設計的描述具有相對獨立性 ,設計者可以不懂硬件的結(jié)構(gòu) ,也不必管理最終設計實現(xiàn)的目標器件是什么 ,而進行獨立的設計。 VHDL 的設計流程 它主要包括以下幾個步驟 : 1 文本編輯 : 用任何文本編輯器都可以進行 ,也可以用專用的 VHDL 編輯環(huán)境。通常VHDL 文件保存為 .vhd 文件。 2 功能仿真 : 將文件調(diào)入 VHDL 仿真軟件進行功能仿真 ,檢查邏輯功能是否正確 (也叫前仿真 ,對簡單的設計可以跳過這一步 ,只在布線完成以后 ,進 行時序仿真 ) 3 邏輯綜合 : 將源文件調(diào)入邏輯綜合軟件進行綜合 ,即把語言綜合成最簡的布爾表達式。邏輯綜合軟件會生成 .edf 或 .edif 的 EDA 工業(yè)標準文件。 4 布局布線 : 將 .edf 文件調(diào)入 PLD 廠家提供的軟件中進行布線 ,即把設計好的邏輯安放 PLD/FPGA 內(nèi)。 5 時序仿真 : 需要利用在布局布線中獲得的精確參數(shù) ,用仿真軟件驗證電路的時序。(也叫后仿真 ) 通常以上過程可以都在 PLD/FPGA 廠家提供的開發(fā)工具。 6 器件編程 數(shù)字秒表的設計的要求 設計一 個基于 FPGA 的數(shù)字秒表的具體化技術(shù)指標如下 : 1 能對 0 秒 ~12 小時范圍進行計時 。 2 計時精度達到 10ms。 3 設計復位開關(guān)和啟停開關(guān) ,復位開關(guān)可以在任何情況下使用 ,使用以后計時器清零 ,并做好下一次計時的準備。 4 用 FPGA 器件實現(xiàn) ,用 VHDL 語言編程 ,并進行下載 ,仿真。 數(shù)字秒表設計的目的 本次設計的目的就是在掌握 VHDL語言的基礎上 ,了解 EDA技術(shù) ,掌握狀態(tài)機工作原理 ,同時了解計算機時鐘脈沖是怎么產(chǎn)生和工作的。在掌握所學的計算機組成與結(jié)構(gòu)課程理論知識時。通過對數(shù)字秒表的 設計 ,進行理論與實際的結(jié)合 ,提高與計算機有關(guān)設計能力 ,提高分