基于fpga的數(shù)字時鐘的設(shè)計論文(編輯修改稿)
2024-07-15 14:12 本頁面
【文章內(nèi)容簡介】 分析：這是一個24計數(shù)器，用來表示24小時，通過波形可知，程序設(shè)計正確，正常計時是每次清零后從00:00:00開始計時的，若要從預(yù)置時間開始，可以通過“校時”“校分”“清零”三個按鍵調(diào)整時間。（5）數(shù)碼顯示驅(qū)動模塊1）程序：library ieee。use 。use 。entity hhh isport(n1,n2,n3,n4,n5,n6:in std_logic_vector(3 downto 0)。 a:in std_logic_vector(2 downto 0)。 qqq:out std_logic_vector(3 downto 0))。end hhh。architecture dd of hhh is begin with a selectqqq=n1 when 000, n2 when 001, n3 when 010, n4 when 011, n5 when 100, n6 when 101, 0000 when others。end dd。2）仿真波形：3） 仿真結(jié)果分析：其實這是一個選擇器，從波形圖可以很容易看出來。它是用來選擇需要顯示的數(shù)字，比如秒的十位，就會選擇n1到譯碼顯示器顯示出來，具備驅(qū)動數(shù)碼管的作用!(6)片選模塊（sell）1）程序：library ieee。use 。use 。entity ggg isport(m:in std_logic_vector(2 downto 0)。 b:out std_logic_vector(5 downto 0))。 end ggg。architecture ee of ggg is begin with m selectb=100000 when 000, 010000 when 001, 001000 when 010, 000100 when 011, 000010 when 100, 000001 when 101, 000000 when others。end ee。2）仿真波形：3） 仿真結(jié)果分析：設(shè)置時間時將所需的數(shù)據(jù)傳給顯示模塊，當(dāng)設(shè)置鬧鈴時將數(shù)據(jù)傳給鬧鐘和顯示模塊。 (7)譯碼顯示模塊(display)1）程序：library ieee。use 。use 。entity decoder isport(x:in std_logic_vector(3 downto 0)。 y:out std_logic_vector(6 downto 0))。 end decoder。architecture one of decoder is begin with x selecty=1111110 when 0000, 0110000 when 0001, 1101101 when 0010, 1111001 when 0011, 0110011 when 0100, 1011011 when 0101, 1011111 when 0110, 1110000 when 0111, 1111111 when 1000, 1111011 when 1001, 0000000 when others。end one。2）仿真波形：3） 仿真結(jié)果分析：此模塊是用來顯示時間的，采用動態(tài)顯示方式。（8）報時模塊（alart）1) 程序：library ieee。use 。entity sst isport(h1,h0,m1,m0,s1,s0:in std_logic_vector(3 downto 0)。clk4:in std_logic。q500:out std_logic)。end sst。architecture sss of sst isbegin process(clk4,m1,m0,s1,s0)beginif (clk439。event and clk4=39。139。) then if ((h1=0000 and h0=0111 and m1=0000 and m0=0000) or (m1=0101 and m0=1001 and s1=0101 and s0=1001))then q500=39。139。 else q500=39。039。end if。end if。end process。end sss。2) 仿真波形：3) 仿真結(jié)果分析：通過觀察波形可知，當(dāng)時鐘時間與整點或鬧鈴預(yù)設(shè)時間相同時，給出一個脈沖信號，使蜂鳴器鳴叫，實現(xiàn)整點報時和定時鬧鈴功能。（9）六進制計數(shù)器模塊（t6）1）程序：library ieee。use 。use 。entity t6 is port (clk5:in std_logic。 n:out std_logic_vector(2 downto 0))。end t6。architecture behav of t6 issignal q1:std_logic_vector(2 downto 0)。beginprocess(clk5)beginif clk539。event and clk5=39。139。 then if q15 then q1=q1+1。 else q1=(others=39。039。)。end if。end if。 end process。n=q1。end behav。2）仿真波形：3) 仿真結(jié)
研究報告相關(guān)推薦
鄂ICP備17016276號-1