freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

畢業(yè)論文基于fpga的學校打鈴器設計(編輯修改稿)

2025-07-25 10:25 本頁面
 

【文章內容簡介】 接按鍵模塊;speaktime[3..0]為報警時長的輸出,連接蜂鳴器發(fā)生模塊的輸入端。圖229 報警時長設定模塊符號圖圖230 報警時長設定模塊RTL圖如圖231所示為報警時長設定模塊波形仿真圖。復位按鍵reset設為高電平,給up_key一定脈沖時鐘,沒到達一次脈沖上升沿,speaktime就加一,當計到15時重新從0開始,實現(xiàn)了報警時長在1至15秒內自由設定的要求。圖231 報警時長設定模塊波形仿真圖如圖232所示為蜂鳴器電路。本設計需用兩個蜂鳴器,一個蜂鳴器用于學校作息時間報時,另外一個蜂鳴器用于鬧鐘報警。圖232 蜂鳴器電路如圖233,234所示為蜂鳴器發(fā)聲模塊符號圖和RTL圖。QY接比較模塊的輸出,相當于蜂鳴器發(fā)生模塊的使能信號;CLK接1Hz的時鐘模塊,報警可實現(xiàn)每一秒響一下;speaktime[3..0]接報警時長設定模塊的輸出,為報警持續(xù)的時間長度,范圍在一秒至十五秒以內;q_20s為蜂鳴器發(fā)聲模塊的輸出,接蜂鳴器的負極。 圖233 蜂鳴器發(fā)聲模塊符號圖 圖234 蜂鳴器發(fā)聲模塊RTL圖如圖235所示為蜂鳴器發(fā)聲模塊波形仿真圖。給clk接入一定脈沖,speaktime為一秒,當Q_Y為高電平時,伴隨時鐘脈沖下一個周期的到來,q_20s由低電平變?yōu)楦唠娖剑唠娖匠掷m(xù)時間與時鐘脈沖的一個周期相等,實際測試時,時鐘脈沖為1Hz的秒信號,所以報警時長為1s;當設定speaktime為15秒時,q_20s伴隨時鐘脈沖下一個周期的到來,由低電平變?yōu)楦唠娖?,持續(xù)時間與時鐘脈沖的15個周期相等,可實現(xiàn)15s的報警時長。由此可知,蜂鳴器發(fā)生模塊滿足設計要求,可實現(xiàn)115秒自由調節(jié)。圖235 蜂鳴器發(fā)聲模塊波形仿真圖對于本學校打鈴器的設計,必不可少的就是顯示模塊的設計,因為根據(jù)設計要求,時鐘的計時顯示、鬧鐘的時間設定、蜂鳴器報警時長的設定,都需要數(shù)碼管來顯示,實際應用的時候,數(shù)碼管的顯示是最直觀的表現(xiàn)。如圖236所示為時間切換模塊設計框圖。設計思路為:通過K2來進行時間切換,當K2為高電平時,輸出正常計時時間;當K2為低電平時,輸出定時時間。圖236 時間切換模塊設計框圖 圖237 時間切換模塊符號圖如圖237所示為時間切換模塊符號圖。K2為切換按鍵輸入,用于切換時間輸出;QSAI[3..0]為時鐘時間秒低位,QSBI[3..0]為時鐘時間秒高位,QMAI[3..0]為時鐘時間分低位,QMBI[3..0]為時鐘時間分高位,QHAI[3..0]為時鐘時間時低位,QHBI[3..0]為時鐘時間時高位;QH_ARM_A[3..0]為定時時間時低位,QH_ARM_B[3..0]為定時時間時高位,QM_ARM_A[3..0]為定時時間分低位,QM_ARM_B[3..0]為定時時間分高位;Q_HAO[3..0]為時間切換模塊的時低位,Q_HBO[3..0]為時間切換模塊的時高位,Q_MAO[3..0]為時間切換模塊的分低位,Q_MBO[3..0]為時間切換模塊的分高位,Q_SAO[3..0]為時間切換模塊的秒低位,Q_SBO[3..0]為時間切換模塊的秒高位。圖238 時間切換模塊波形仿真圖如圖238所示為時間切換模塊波形仿真圖。設定時鐘時間為21點34分52秒,定時時間為12點整;當K2為高電平時,模塊輸出為時鐘時間21點34分52秒;當K2為低電平時,模塊輸出為定時時間十二點整。由此可知,本模塊滿足設計要求。所謂動態(tài)顯示就是一位一位地輪流點亮各位顯示器(掃描),對于顯示器的每一位而言,每隔一段時間點亮一次。雖然在同一時刻只有一位顯示器在工作(點亮),但利用人眼的視覺暫留效應和發(fā)光二極管熄滅時的余輝效應,看到的卻是多個字符“同時”顯示。顯示器的亮度既與點亮時的導通電流有關,也與點亮時間和間隔時間的比例有關[10]。若顯示器的位數(shù)不大于8位,則控制顯示器公共極電位只需一個8位I/O口(稱為掃描口或字位口),控制各位LED顯示器所顯示的字形也需要一個8位口(稱為數(shù)據(jù)口或字形口)。調整電流和時間參烽,可實現(xiàn)亮度較高較穩(wěn)定的顯示[11]。7段數(shù)碼管一般由8個發(fā)光二極管組成,其中由7個細長的發(fā)光二極管組成數(shù)字顯示,另外一個圓形的發(fā)光二極管顯示小數(shù)點。當發(fā)光二極管導通時,相應的一個點或一個筆畫發(fā)光。控制相應的二極管導通,就能顯示出各種字符,盡管顯示的字符形狀有些失真,能顯示的數(shù)符數(shù)量也有限,但其控制簡單,使有也方便。發(fā)光二極管的陽極連在一起的稱為共陽極數(shù)碼管,陰極連在一起的稱為共陰極數(shù)碼管,本設計使用共陰數(shù)碼管,如圖239所示為七段共陰數(shù)碼管結構圖。圖239 七段數(shù)碼管結構如圖240所示為數(shù)碼管顯示連接圖。動態(tài)掃描電路將計數(shù)器輸出的8421BCD碼轉換為數(shù)碼管需要的邏輯狀態(tài),并且輸出數(shù)碼管的片選信號和位選信號[12]。所謂動態(tài)掃描顯示方式是在顯示某一位LED顯示塊的數(shù)據(jù)的時候,讓其它位不顯示,然后在顯示下一位的數(shù)據(jù),同時關閉其他顯示塊。這樣做可以使每一個顯示塊顯示與自己相對應的數(shù)據(jù)。只要保證每一位顯示的時間間隔不要太大,利用人眼的視覺暫留的現(xiàn)象,就可以造成各位數(shù)據(jù)同時顯示的假象[13]。一般每一位的顯示時間為1~10ms。圖240 數(shù)碼管顯示連接圖如圖241所示為動態(tài)掃描模塊符號圖。該模塊的輸入端口clk是頻率為5kHZ的掃描時鐘,需要掃描8個數(shù)碼管。由分頻模塊提供,數(shù)碼管顯示時、分和秒,以及報警時間。其它輸入端口接計數(shù)模塊輸出的數(shù)據(jù);輸出端口segout[7..0]動態(tài)輸出掃描的數(shù)據(jù);端口selout[7..0]輸出數(shù)碼管的片選信號。圖241 動態(tài)掃描模塊符號圖如圖242所示為動態(tài)掃描模塊波形仿真圖。給定一定時鐘脈沖,設定時鐘時間為21點01分25秒,隨著脈沖上升沿的到來,數(shù)碼管的片選信號逐一變?yōu)榈碗娖?,分別輸出時鐘時間或定時時間,以及報警時長,有波形仿真圖可知此模塊滿足設計要求。圖242 動態(tài)掃描模塊波形仿真圖本設計需要對計時時間和鬧鐘時間進行調整,調整的過程需要用到按鍵電路,用到兩種按鍵,一種是機械式開關,另外一種是撥碼開關。由于按鍵電路比較簡單,在此主要介紹按鍵各自完成的功能。本設計由8個獨立按鍵組成,包括兩個撥碼開關,六個機械式開關。其中2個撥碼開關分別用于調節(jié)報警時長以及鬧鐘定時時間的調節(jié);另外6個機械式開關分別用于復位,數(shù)碼管顯示切換,鬧鐘定時時、分切換,作息時間切換,時鐘時間時、分調節(jié)。如圖243所示為按鍵介紹圖。圖243 按鍵介紹設計電源的目地是給FPGA、數(shù)碼管、蜂鳴器、按鍵提供工作電壓,所以電路設計極其重要,穩(wěn)定性必須好,否則會影響各種器件的正常工作,進而影響到打鈴器的準確性,在電子電路及設備中,一般都需要穩(wěn)定的直流電源供電。單相交流電經(jīng)過電源變壓器、整流電路、濾波電路和穩(wěn)壓電路轉換成穩(wěn)定的直流電壓。圖244 直流穩(wěn)壓電源電路圖如圖244所示為直流穩(wěn)壓電源電路圖。220V交流市電通過電源變壓器變換成交流低壓,再經(jīng)過橋式整流電路D1~D4和濾波電容C1的整流和濾波,在固定式三端穩(wěn)壓器LM7805的Vin和GND兩端形成一個并不十分穩(wěn)定的直流電壓(該電壓常常會因為市電電壓的波動或負載的變化等原因而發(fā)生變化)。此直流電壓經(jīng)過LM7805的穩(wěn)壓和C3的濾波便在穩(wěn)壓電源的輸出端產(chǎn)生了精度高、穩(wěn)定度好的直流輸出電壓。LM317作為輸出電壓可變的集成三端穩(wěn)壓塊,是一種使用方便、應用廣泛的集成穩(wěn)壓塊,改變R2阻值即可調整穩(wěn)壓電壓值。D1,D2用于保護LM317,~37V。三端穩(wěn)壓器是一種標準化、系列化的通用線性穩(wěn)壓電源集成電路,以其體積小、成本低、性能好、工作可靠性高、使用簡捷方便等特點,成為目前穩(wěn)壓電源中應用最為廣泛的一種單片式集成穩(wěn)壓器件[14]。 第三章 實驗結果分析將設計程序下載到實驗箱上進行實際測試,以下為實際測試過程:如圖31所示為實際測試圖一。當前狀態(tài)為正常計時狀態(tài),將復位按鍵設為高電平,計時開始,時鐘、鬧鐘顯示切換按鍵為高電平時顯示時鐘時間,可通過時鐘調時、調分鍵對時鐘時間進行調整,數(shù)碼管顯示從左到右依次為:報警時長十位、個位,時鐘時間時高位、時低位,分高位、分低位,秒高位、秒低位,顯示時間為十二點十九分十八秒,報警時長為十五秒。圖31 實際測試圖一如圖32所示為實際測試圖二。此圖為鬧鐘設定時間的顯示,通過時鐘、鬧鐘顯示切換按鍵來進行切換,當為低電平時顯示鬧鐘時間,可通過定時調時調分切換按鍵來選擇調整時或分,按下鬧鐘時間調節(jié)的撥碼開關進行鬧鐘時間設定,圖中數(shù)碼管顯示從左到右依次為:報警時長高位、低位,定時時間時高位、時低位,分高位、分地位,秒高位、秒低位,當前顯示鬧鐘設定時間為十二點十三分,報警時長為十五秒,當時鐘時間為十二點十三分時,蜂鳴器報警,時長為十五秒。圖32 實際測試圖二如圖33所示為實際測試圖三。通過按下報警時長調節(jié)鍵來改變報警時長,圖中報警時長更改為1秒,左為報警時長顯示,右為時鐘時間顯示,顯示時間為十二點十一分二十九秒。時鐘時間計到設定的學校作息時間時,蜂鳴器報警,持續(xù)時間為當前設定的報警時長。測試說明,最終結果與預期效果基本一致,時、分、秒能夠正常計數(shù)并可調節(jié)時間,學校上下課時間打鈴功能正常,并且可以通過按鍵調整作息時間以及報警時長。在學校打鈴器設計過程中,更加熟悉了利用QuartusII軟件進行原理圖繪制的方法,硬件描述語言VHDL的編寫模塊的技巧等,并能根據(jù)仿真結果分析設計的存在的問題和缺陷,從而進行程序的修改和完善。在設計電路中,往往是先仿真后連接實物圖,但有時候仿真和電路連接并不是完全一致的,例如在對具體模塊的仿真的過程中,往往沒有考慮到整體設計的層面以及與上下模塊接口的設計。再加上器件對信號的延時等問題,實際下載到實驗箱上后會出現(xiàn)一系列的問題,因此仿真圖和電路連接圖還是有一定區(qū)別的。圖33 實際測試圖三學校打鈴器的設計重點在于按鍵的控制和各個模塊代碼的編寫,雖然能把鍵盤接口和各個模塊的代碼編寫出來,并能正常顯示,但對于各個模塊的優(yōu)化設計還有一定的缺陷和不足。總的來說,通過這次的設計實驗更進一步地增強了實驗的動手能力,對打鈴器的工作原理也有了更加透徹的理解。在本設計調試過程中遇到了一些難點問題,經(jīng)過努力加以解決:當程序下載到實驗箱上后,數(shù)碼管顯示全部為零,計數(shù)器不工作,經(jīng)分析得知程序中的總的清零信號保持有效狀態(tài),改動程序后計數(shù)器開始計數(shù)。當秒時鐘計數(shù)到59時變0時,分計數(shù)模塊滯后計數(shù),考慮的器件的延時,將程序中秒的進位信號提前1秒。在對學校打零時間設置及更改的問題上,一開始想通過ROM實現(xiàn),但思考之后還是采用了通過程序實現(xiàn)的方法,因為ROM只能讀不能寫。在檢測按鍵時,由于有些按鍵控制是秒時鐘同步的,所以控制起來顯得稍微慢些,但是工作正常,能滿足實際的需要。從實際系統(tǒng)測試可知,學校打鈴器滿足設計要求,通過復位按鍵可對系統(tǒng)進行復位,可實現(xiàn)基本時鐘的顯示及調時調分,具有鬧鐘功能,作息時間有春夏之分,當前時鐘時間與學校上下課時間點相同時打鈴,且計時時間、定時時間、打鈴時長可自由設置和調整,報警時長可在1至15秒內進行調節(jié),其數(shù)據(jù)信息都可以通過數(shù)碼管顯示,鬧鐘報警和作息報時通過蜂鳴器來實現(xiàn)。本設計是采用硬件描述語言和FPGA芯片相結合進行的學校打鈴器的研究,從中可以看出EDA技術的發(fā)展在一定程度上實現(xiàn)了硬件設計的軟件化,設計的過程相對簡單,容易修改。本設計中仍存在一定不足,用來控制學校打鈴器的按鍵為八個,數(shù)量較多,在實際應用中會帶來不便,以后可以考慮進一步優(yōu)化,如,可通過加入位選控制按鍵來實現(xiàn)節(jié)省按鍵資源,一鍵多用,便可以減少按鍵,實現(xiàn)同樣的控制功能。另外,在本設計的基礎上還可以進行一系列的創(chuàng)新,比如增加音樂報警的功能,取代稍有刺耳的蜂鳴聲,會使用戶在實際應用中多一份樂趣,還可以加入遙控功能、語音識別等等,相信隨著電子技術的發(fā)展,打鈴器的功能會更加多樣化,滿足人們的各種需要,為人們以后的工作和生活提供更多的方便。參考文獻[1] 劉皖,何道君,[M].北京:清華大學出版社,:1216[2] [M].北京:中國電力出版社,2003:212218[3] , HDL硬件描述語言[M].北京:機械工業(yè)出版社,2000:3642[4] 侯伯亨,[M].西安:西安電子科技大學出版社,2001:1216[5] [M].北京:電子工業(yè)出版社,2002:6773[6] 李國洪,[M].北京:機械工業(yè)出版社,2000:5657[7] [M].北京:機械工業(yè)出版社,2003:2325[8] [J].科技創(chuàng)新導報,2008,(2):8283[9] 邢遠秀,[J].中國科技信息,2008,(1):2022[10] Zainalabedin : Analysis and Modeling of Digital Systems[M].New York:McGrawHill Professional,1998,(2):342346[11] 王開軍,[M].北京:機械工業(yè)出版社,2006:2865[12] 劉君,常明,(VHDL)的數(shù)字時鐘設計[J].天津理工大學學報,2007,23(4):4041[13] 譚會生,[M].西安:西安電子科技大學出版社,2002:8992 [14] [M].北京:電子工業(yè)出版社,1996:7276附 錄一、程序清單(1)library ieee。use 。entity fenpin25k is port( clk :in std_logic。 co:out std
點擊復制文檔內容
試題試卷相關推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號-1