【文章內(nèi)容簡介】 （ 1） 高集成度、大容量、低成本、低電壓、低功耗。 （ 2） 資源多樣化。 基于 FPGA 的自動售貨機控制器設計 4 （ 3） 適用于片上系統(tǒng)：處理器、高速串行 I/O、 DSP 等。 （ 4） 深亞微米工藝的使用。目前基于 90nm 工藝的 FPGA 已經(jīng)商用，正向65nm 挺進。 （ 5） 各種軟硬 IP 庫的發(fā)展和完善 。 VHDL 語言概述 1982 年，超高速集成電路硬件描述語言 —— VHDL（ VeryHighSpeed Integrated Circuit HardWare Description Language）最初是由美國國防部提出的硬件描述語言。 VHDL 在 1987 年底被國際電氣電子工程師協(xié)會（ The Institute of Electrical and Electronics Engineers, IEEE）和美國國防部確定為標準硬件描述 語言 [11]。 VHDL 語言通常含有以下三個部分：庫（ Library），實體（ Entity）定義區(qū)，結(jié)構體（ Architecture）定義區(qū) [11]。 庫（ Library）聲明區(qū)內(nèi)存放了可供其他程序調(diào)用的經(jīng)編譯的數(shù)據(jù)，實體定義，構造體定義，程序包等資源。實體（ Entity）用來描述所設計芯片外觀，有 I/O端口和參數(shù)的定義，是首要設計單元。相同的器件可以有不同的實現(xiàn)，但是只能對應一個實體 [12]。結(jié)構體（ Architecture）描述所設計芯片的邏輯功能，不同描述方式僅體現(xiàn)在編寫程序上，其結(jié)構體構造是完全相同的。一個設計實體可能有多個結(jié)構體 [11]。 VHDL 語言特點 VHDL 語言進行數(shù)字邏輯電路的設計與傳統(tǒng)電路設計方法相比具有如下的特征 [11]。 （ 1） 可移植性好。對同一硬件電路的語言描述，對于不同模擬器、綜合器或是工作平臺也采用相同描述。 （ 2） 硬件描述能力強大。具有多層次的電路設計描述功能，同時支持慣性延遲和傳輸延遲，能準確建立硬件電路的模型。 （ 3） 易于共享。將預先設計好的模塊可以放在庫中，之后的設計便可以直接調(diào)用。 （ 4） 功能強大，設計方式多樣?？捎糜陂T級、電路級甚至系統(tǒng)級的描述、仿真和設計，隨時判斷設計系統(tǒng)功能的可行性。 VHDL 的優(yōu)勢 （ 1） VHDL 的行為描述能力 更強，因而成為系統(tǒng)設計領域最佳的硬件描述語言。 （ 2） 豐富的仿真語句和庫函數(shù)，使其可對設計進行仿真模擬。 （ 3） 具有相對獨立性，設計者可不必懂硬件的結(jié)構，也不必管理最終設計基于 FPGA 的自動售貨機控制器設計 5 實現(xiàn)的目標器件是什么。 （ 4） VHDL 語句的行為描述能力和程序結(jié)構決定了它具有支持大規(guī)模設計的分解和已有設計的再利用功能。 Quartus II 軟件介紹 Altera 的 Quartus II 可編程邏輯 軟件 屬于第四代 PLD 開發(fā)平臺。該平臺支持一個 工作組 環(huán)境下的設計要求，其中包括支持基于 Inter 的協(xié)作設計。 Quartus平臺與 Cadence、 ExemplarLogic、 MentorGraphics、 Synopsys 和 Synplicity 等 EDA供應商的開發(fā)工具相兼容。改進了 軟件 的 LogicLock模塊設計 功能，增添了 FastFit編譯選項，推進了網(wǎng)絡編輯性能，而且提升了調(diào)試能力。 Quartus II 通過和 DSP Builder 工具與 Matlab/Simulink 相結(jié)合，可以方便地實現(xiàn)各種 DSP 應用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（ SOPC）開發(fā)，集系統(tǒng)級設計、嵌入式軟件開發(fā)、可編程邏輯設計于一體，是一種綜合性的開發(fā)平臺。 Quartus II 原理圖輸入設計的 步驟如下： （ 1） 建立工程項目（工程目錄、名稱和選擇合適器件） （ 2） 編輯設計圖形文件（放置元件、連線、設定輸入輸出管腳名稱） （ 3） 編譯設計圖形文件（檢查電路是否有錯誤） （ 4） 時序仿真設計文件（得到仿真波形驗證設計結(jié)果） （ 5） 生成元件符號 硬件 介紹 本實驗設計硬件部分采用 ZY11EDA13BE 實驗系統(tǒng)來實現(xiàn)，核心芯片是EPF1K30QC2082。實驗主板布局圖如圖 所示。 本次設計采用了實驗系統(tǒng)中的核心芯片 EPF1K30QC208電源模塊、數(shù)字可調(diào)信號源、開關按鍵模塊、鍵盤模塊、 LED 顯示模 塊以及數(shù)碼管顯示模塊。 基于 FPGA 的自動售貨機控制器設計 6 圖 ZY11EDA13BE 實驗系統(tǒng)圖 本章小結(jié) 本章主要對本課題研究的自動售貨機設計過程中涉及的軟硬件平臺和工具進行介紹。 了解了 EDA 技術的 作用 、 實現(xiàn)的功能 特點，同時介紹了 FPGA 的主要功能和原理， EDA 綜合工具 Quartus II 軟件及 對編程需要使用到的 VHDL 語言進行了介紹，并對本設計所用的教學實驗設備 ZY11EDA13BE 進行了簡要介紹。 基于 FPGA 的自動售貨機控制器設計 7 第 3 章 自動售貨機設計方案 自動售貨機整體描述 自動售貨機功能要求 本 次設計的基于 FPGA 的自動售貨機在 ZY11EDA13BE 實驗系統(tǒng)中完成功能驗證， 主要是使用 4*4 鍵盤模塊來進行自動售貨機的購物選擇，使用 LED 指示燈來進行出貨找零的信號顯示，使用開關按鍵來進行模擬投幣，使用數(shù)碼管來進行購物選擇、商品售價、投幣金額、找零金額的顯示，使用數(shù)字可調(diào)信號源來調(diào)節(jié)時鐘信號和分頻延時信號。 自動售貨機的具體功能要求如下： （ 1） 共銷售 24 種不同價位的商品。 （ 2） 可以識別：硬幣、紙幣，投入的硬幣識別金額為 1 元，投入的紙幣識別金額為 1 元， 5 元， 10 元， 20 元。 （ 3） 投入的錢幣總額數(shù)碼管實時顯示。 （ 4） 每次只 能購買一件商品。 （ 5） 通過小鍵盤顧客可以選擇商品的編號，例如選擇 24 號商品，則需要在小鍵盤上先按下 2，然后再按下 4，最后按下確認鍵（ A），進而實現(xiàn)商品的選擇與購買。 （ 6） 當投入的總金額小于顧客選擇商品的售價時，自動售貨機可以繼續(xù)投幣，當投入的總金額大于或者等于顧客選擇的商品售價時，自動售貨機鎖定鍵盤和投幣，出貨，扣除商品售價，并且找零，找零金額在數(shù)碼管上顯示出來。 （ 7） 在投幣狀態(tài)下 13 秒內(nèi)沒有任何操作，則自動進入結(jié)算狀態(tài)，退回錢幣。在選擇狀態(tài)下 35 秒內(nèi)沒有任何操作，則自動回到初始狀態(tài)，鍵盤和數(shù)碼管清零。 （ 8） 有兩個 LED 顯 示燈，分別顯示出貨與找零兩種狀態(tài)。 自動售貨機系統(tǒng)總框圖 基于 FPGA 的自動售貨機控制器設計 8 圖 自動售貨機系統(tǒng)總框圖 本文所設計的自動售貨機如圖 所示，共有 8 個模塊，分別是購物模塊，定價模塊，投幣模塊，計時模塊，比價模塊，復位模塊，購物顯示模塊，數(shù)碼管顯示模塊。其中復位模塊主要對投幣模塊，購物模塊，定價模塊，比價模塊進行重置清零，保證系統(tǒng)的穩(wěn)定運行，所以該模塊是整個系統(tǒng)必不可少的成分。 自動售貨機基本流程圖 自動售貨機系統(tǒng)基本流程圖如圖 所示。 計時模塊 定價模塊 （賦值） 投幣模塊 （按鍵輸入） （去抖） 復位模塊 （ LED） 比價模塊 （比價） （ LED） 購物 顯示 模塊 購物模塊 （掃描） （按鍵輸入） （去抖） 數(shù)碼管 顯示 模塊 基于 FPGA 的自動售貨機控制器設計 9 圖 自動售貨機基本流程圖 系統(tǒng)初始化后先進行自檢，然后監(jiān)測是否投入錢幣。當有錢幣投入時，系統(tǒng)則自動累加投幣的總額，并在數(shù)碼管上顯示。當無錢幣投入時，若有按鍵輸入則進入商品選擇狀態(tài)。如果沒有選擇商品，則 13 秒后自動退幣。如果選擇了商品但是不在選擇范圍內(nèi)，則購物模塊清零，重新選擇。若選擇的商品在選擇范圍內(nèi)，系統(tǒng)則會調(diào)出賣家定價并顯示，而后系統(tǒng)會把投幣總額與所選擇商品的單價進行開始 系統(tǒng)初始化 商品價格顯示 投幣 售價？ 錢幣累加并顯示 是否投幣？ 選擇商品？ 確認購買？ 退幣 出貨找零 結(jié)束 否 是 是 是 是 否 否 否 基于 FPGA 的自動售貨機控制器設計 10 比較，如果投幣總額低于商品單價時，會給一定的再投幣時間。如果投 幣總額不低于商品單價時，則系統(tǒng)進入結(jié)算狀態(tài)。如果選擇商品沒有按下確認鍵則 13 秒后自動退幣，如果已經(jīng)選擇了商品并按下確認鍵，則系統(tǒng)進行相應的出貨找零。 本文所設計的自動售貨機有 8 個模塊，分別是購物模塊，定價模塊，投幣模塊，計時模塊，比價模塊，復位模塊，購物顯示模塊，數(shù)碼管顯示模塊。下面分別介紹各個模塊。 購物模塊 購物模塊是消費者使用鍵盤進行商品選擇消費的模塊。通過 4*4 矩陣鍵盤輸入選擇商品號數(shù)，再按下確認鍵（ A），即可實現(xiàn)商品的選擇。因為本設計能銷售 01— 24 號商品，所以選擇兩個數(shù)碼管進行顯示。 通 常矩陣式鍵盤都是單片機控制，本模塊提供的鍵盤模塊完全用CPLD/FPGA 控制， I/O 分布原理圖如圖 所示： 圖 I/O 分布原理圖 購物模塊整體描述 購物模塊基本流程圖 購物模塊基本流程圖如圖 所示。 基于 FPGA 的自動售貨機控制器設計 11 圖 購物模塊基本流程圖 購物模塊生成器件 開始 系統(tǒng)初始化 是否重置？ 使能有效？ 鍵盤掃描 找到閉合鍵？ 去抖動 計算鍵值 閉合鍵釋放？ 是否確認？ 是 否 結(jié)束 輸出信號 是 是 是 是 否 否 否 否 基于 FPGA 的自動售貨機控制器設計 12 圖 購物模塊基本流程圖 購物模塊生成器件圖如圖 所示。 輸入信號： （ 1） start1： 購物重置信號 （ 2） enin1： 購物使能信號 （ 3） clk1： 時鐘信號 （ 4） kbrow1： 4*4 矩陣鍵盤 4 位列輸入信號 （ 5） restart1：購物復位信號 輸出信號： （ 1） shuju1： 購物 8 位二進制累加信號 （ 2） jen1： 購物計時觸發(fā)信號 （ 3） scan1：購物 數(shù)碼管掃描信號 （ 4） kbcol1： 4*4 矩陣鍵盤 4 位行輸出信號 （ 5） seg71： 購物數(shù)碼管顯示信號 購物模塊總功能描述 購物重置信號有效時，該模塊清零重置。 當購物重置信號無效時，購物模塊監(jiān)控購物信號的輸入。若購 物使能信號無效，則自動鎖定鍵盤，系統(tǒng)無法接受按鍵輸入信號，此模塊不工作。 當購物重置信號無效、購物使能信號有效，且有時間觸發(fā)時，系統(tǒng)經(jīng)由輸出鍵盤行動態(tài)掃描信號獲取按鍵的鍵值并輸出鍵盤的行掃描信號。當有按鍵按下時，掃描到所選的列信號，把列信號與狀態(tài)信號進行比對，最終確定鍵盤的行掃描信號，確定按鍵的鍵值。若檢測到已按下確認按鍵（ A），先判斷按下鍵值是否符合設定，若檢測值大于 24，即超過設計的限定范圍，該模塊將輸出“ 00111111”給購物數(shù)碼管顯示信號和相對應的購物數(shù)碼管掃描信號，同時購物計時使能信號會輸出給計 時模塊，此時購物數(shù)碼管清零，顧客可以重新輸入。若檢測值不大于24，則把鍵值編譯成 BCD 碼再經(jīng)譯碼后輸出給數(shù)碼管，同時把對應的數(shù)碼管掃描信號輸出給數(shù)碼管，將購物 8 位二進制累加信號輸出給價格模塊，把購物計時使能信號輸出給計時模塊。如果沒有按下確認按鍵（ A），則只把鍵值編譯成 BCD碼通過譯碼后輸出給數(shù)碼管，同時把相應的購物數(shù)碼管掃描信號輸出給數(shù)碼管，不把鍵盤 8 位二進制累加信號輸出給 定價 模塊。 為了解決顧客在購物選擇過程中可能會按下錯誤數(shù)字的問題，特別設定一個購物復位信號，當購物復位信號有效時，對應數(shù)碼管清零，顧客 可以重新選擇。 另外，此模塊內(nèi)帶有的按鍵消抖的功能可以提高鍵值鍵入的準確性。 基于 FPGA 的自動售貨機控制器設計 13 購物模塊組成元件 購物模塊是由掃描元件，編譯元件，數(shù)據(jù)處理元件，購物數(shù)碼管譯碼元件這四個元件組成。接下來分塊介紹各元件 。 掃描元件 功能描述 掃描元件的作用是將輸出相對應的 4*4 矩陣鍵盤 4 位行輸出信號給 4*4 矩陣鍵盤。 主要信號 輸入信號： （ 1） clk： 時鐘信號 （ 2） kbrow： 4*4 矩陣鍵盤 4 位列輸入信號 輸出信號： （ 1） en：使能信號 （ 2） state： 購物狀態(tài)信號 （ 3） kbcol： 4*4 矩陣鍵盤 4 位行輸出信號 仿真結(jié)果 圖 掃描元件波形仿真圖 掃描元件波形仿真圖如圖 所示。當 kbrow 為“ 1000”（相當于按鍵按下不松開）， en 的輸出信號為“ 0”， kbcol 為“ 0001”， sta