emiemc設(shè)計(jì)講座印刷電路板的emi噪訊對策技巧(編輯修改稿)
2025-07-26 19:16 本頁面
【文章內(nèi)容簡介】 圖10～圖13是改變上述電容容量時(shí)的EMI噪訊測試結(jié)果，根據(jù)測試結(jié)果顯示，依照圖14的頻率范圍設(shè)置的大容量EMI噪訊對策用電容DuF，可以抑制低 頻噪訊Level。雖然設(shè)置電容增加PCB的容量負(fù)載，不過為了要抑制噪訊，設(shè)置在各部位的電容頻率特性，卻可以發(fā)揮預(yù)期的EMI噪訊抑制效果。 實(shí)際應(yīng)用時(shí)只要在頻率導(dǎo)線、Bus導(dǎo)線等高頻導(dǎo)線圖案(Pattern)附近、形成CPU、Return路徑的內(nèi)層面(Plane)的分?jǐn)喔浇?、形成噪訊出入口的基板?cè)面附近分散設(shè)置EMI噪訊對策用電容，就可以消除該部位周邊的噪訊。 對各式各樣基板外形、組件封裝、導(dǎo)線的PCB而言，只要以一定間隔設(shè)置EMI噪訊對策用電容，同樣可以獲得分散性的噪訊抑制效果。 接著針對被測基板A進(jìn)行層結(jié)構(gòu)改善，制作圖15所示6層Built up被測基板B，它是利用「Pad on Via」與「雷射Via」加工技術(shù)，將上述被測基板A的外層信號線導(dǎo)線變成內(nèi)層，使Return電流可能流入接地Plane，外層當(dāng)作接地Plane包覆 所有信號層。 改變被測基板結(jié)構(gòu)主要理由是一般4層基板的Return路徑，通常都設(shè)有可以通行電源Plane或是最短距離接地，因此在貫穿部位經(jīng)常造成Return路 徑迂回問題，如果信號導(dǎo)線包覆接地Plane，如此一來大部份的Return路徑會流入接地 Pla
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1