【文章內(nèi)容簡(jiǎn)介】 NCVHDL等軟件。 綜合優(yōu)化 所謂綜合就是將較高級(jí)抽象層次的描述轉(zhuǎn)化成較低層次的描述。綜合優(yōu)化根據(jù)目標(biāo)與要求優(yōu)化所生成的邏 輯連接，使層次設(shè)計(jì)平面化，供 FPGA 布局布線軟件進(jìn)行實(shí)現(xiàn)。就目前的層次來看，綜合優(yōu)化 (Synthesis) 是指將設(shè)計(jì)輸入編譯成由與門、或門、非門、RAM、觸發(fā)器等基本邏輯單元組成的邏輯連接網(wǎng)表，而并非真實(shí)的門級(jí)電路。真實(shí)具體的門級(jí)電路需要利用 FPGA 制造商的布局布線功能，根據(jù)綜合后生成的標(biāo)準(zhǔn)門級(jí)結(jié)構(gòu)網(wǎng)表來產(chǎn)生。為了能轉(zhuǎn)換成標(biāo)準(zhǔn)的門級(jí)結(jié)構(gòu)網(wǎng)表，HDL 程序的編寫必須符合特定綜合器所要求的風(fēng)格。由于門級(jí)結(jié)構(gòu)、 RTL 級(jí)的 HDL 程序的綜合是很成熟的技術(shù)，所有的綜合器都可以支持到這一級(jí)別的綜合。常用的綜合工具有 Synplicity 公司的 Synplify/Synplify Pro 軟件以及各個(gè) FPGA 廠家自己推出的綜合開發(fā)工具。 綜合后仿真 綜合后仿真檢查綜合結(jié)果是否和原設(shè)計(jì)一致。在仿真時(shí)，把綜合生成的標(biāo)準(zhǔn)延時(shí)文件反標(biāo)注到綜合仿真模型中去，可估計(jì)門延時(shí)帶來的影響。但這一步驟不能估計(jì)線延時(shí)，因此和布線后的實(shí)際情況還有一定的差距，并不十分準(zhǔn)確。目前的綜合工具較為成熟，對(duì)于一般的設(shè)計(jì)可以省略這一步，但如果在布局布線后發(fā)現(xiàn)電路結(jié)構(gòu)和設(shè)計(jì)意圖不符，則需要回溯到綜合后仿真來確認(rèn)問題之所在。在功能仿真中介紹的軟件工具一般都支持綜合后仿真。 實(shí)現(xiàn)與布局布線布局布線可理解為利用實(shí)現(xiàn)工具把邏輯映射到目標(biāo)器件結(jié)構(gòu)的資源中，決定邏輯的最佳布局，選擇邏輯與輸入輸出功能鏈接的布線通道進(jìn)行連線，并產(chǎn)生相應(yīng)文件 ( 如配置文件與相關(guān)報(bào)告)，實(shí)現(xiàn)是將綜合生成的邏輯網(wǎng)表配置到具體的 FPGA 芯片上，布局布線是其中最重要的過程。布局將邏輯網(wǎng)表中的硬件原語和底層單元合理地配置到芯片內(nèi)部的固有硬件結(jié)構(gòu)上，并且往往需要在速度最優(yōu)和面積最優(yōu)之間作出選擇。布線根據(jù)布局的拓?fù)浣Y(jié)構(gòu)，利用芯片內(nèi)部的各種連線資源，合理正確地連接各個(gè)元件。目前，F(xiàn)PGA 的結(jié)構(gòu)非常復(fù)雜，特別是在有時(shí)序約束條件時(shí)，需要利用時(shí)序驅(qū)動(dòng)的引擎進(jìn)行布局布線。布線結(jié)束后，軟件工具會(huì)自動(dòng)生成報(bào)告，提供有關(guān)設(shè)計(jì)中各部分資源的使用情況。由于只有 FPGA 芯片生產(chǎn)商對(duì)芯片結(jié)構(gòu)最為了解，所以布局布線必須選擇芯片開發(fā)商提供的工具。 時(shí)序仿真時(shí)序仿真，也稱為后仿真，是指將布局布線的延時(shí)信息反標(biāo)注到設(shè)計(jì)網(wǎng)表中來檢測(cè)有無時(shí)序違規(guī) ( 即不滿足時(shí)序約束條件或器件固有的時(shí)序規(guī)則，如建立時(shí)間、保持時(shí)間等 ) 現(xiàn)象。時(shí)序仿真包含的延遲信息最全，也最精確，能較好地反映芯片的實(shí)際工作情況。由于不同芯片的內(nèi)部延時(shí)不一樣，不同的布局布線方案也給延時(shí) 帶來不同的影響。因此在布局布線后，通過對(duì)系統(tǒng)和各個(gè)模塊進(jìn)行時(shí)序仿真，分析其時(shí)序關(guān)系，估計(jì)系統(tǒng)性能，以及檢查和消除競(jìng)爭(zhēng)冒險(xiǎn)是非常有必要的。在功能仿真中介紹的軟件工具一般都支持綜合后仿真。 板級(jí)仿真與驗(yàn)證 板級(jí)仿真主要應(yīng)用于高速電路設(shè)計(jì)中，對(duì)高速系統(tǒng)的信號(hào)完整性、電磁干擾等特征進(jìn)行分析，一般都以第三方工具進(jìn)行仿真和驗(yàn)證。 芯片編程與調(diào)試 設(shè)計(jì)的最后一步就是芯片編程與調(diào)試。芯片編程是指產(chǎn)生使用的數(shù)據(jù)文件 ( 位數(shù)據(jù)流文件，Bitstream Generation)，然后將編程數(shù)據(jù)下載到 FPGA 芯片中。其中，芯片編程需要滿足一定的條件，如編程電壓、編程時(shí)序和編程算法等方面。邏輯分析儀 (Logic Analyzer，LA) 是 FPGA 設(shè)計(jì)的主要調(diào)試工具，但需要引出大量的測(cè)試管腳，且 LA 價(jià)格昂貴。目前，主流的 FPGA 芯片生產(chǎn)商都提供了內(nèi)嵌的在線邏輯分析儀 (如Xilinx ISE中的ChipScope、Altera QuartusII 中的 SignalTapII 以及 SignalProb) 來解決上述矛盾，它們只需要占用芯片少量的邏輯資源，具有很高的實(shí)用價(jià)值。 第三章 離散小波變換快速算法模擬模型的離散時(shí)間形式就產(chǎn)生了離散小波變換，它已經(jīng)發(fā)展成為一種高效有力的工具，廣泛應(yīng)用于信號(hào)分析，圖像壓縮，甚至最近的可伸縮視頻編碼。由于巨大計(jì)算量的需要，在實(shí)現(xiàn)DWT的過程中提出了許多的超大規(guī)模集成電路架構(gòu)，主要包括：（1）基于卷積架構(gòu)；（2）基于提升架構(gòu)；(3) B樣條函數(shù)分解。 基于卷積架構(gòu)多分辨率小波變換分析可以被看作是級(jí)聯(lián)多個(gè)雙通道濾波器組，其中和分別為低通和高通濾波器，基于卷積架構(gòu)是用用雙通道濾波器組直接結(jié)構(gòu)來實(shí)現(xiàn)DWT。許多超大規(guī)模集成電路的DSP設(shè)計(jì)技術(shù)，如折疊，展開和流水線，可以采用一對(duì)低通和高通濾波器來實(shí)現(xiàn)。 雙通道分析濾波器組 分析濾波器組多相分解特別地，卷積架構(gòu)還可以使用多相分解來構(gòu)建，而多相分解又具有兩種類型，這兩種類型相似，當(dāng)使用類型Ⅰ多相分解時(shí)，；當(dāng)使用類型Ⅱ多相分解時(shí)。因此。在基于卷積架構(gòu)中，低通和高通濾波器被看作是獨(dú)立的。 兩種類型的多相分解 基于提升架構(gòu) 提升方案的介紹提升方案(LS：Lifting Scheme)是由Sweldens在1994年提出的一種小波變換方法，而后與Daubechies證明了，任何的離散小波或具有有限長(zhǎng)濾波器的兩階濾波變換都可以分解成一系列簡(jiǎn)單的提升步驟，所有能夠用Mallat算法實(shí)現(xiàn)的小波，都可以用提升算法來實(shí)現(xiàn)。相對(duì)于Mallat算法而言，它是一種更為快速有效的小波變換實(shí)現(xiàn)方法。用它的框架結(jié)構(gòu)能有效地計(jì)算DWT。對(duì)于較長(zhǎng)的濾波器，提升方案的操作次數(shù)比濾波器組的操作方式減少將近一半，更適合硬件實(shí)現(xiàn)。 提升方案正變換過程提升方案主要由三部分組成：分裂(Split)、預(yù)測(cè)(Prediction)和更新(Update)。通過預(yù)測(cè)和更新兩個(gè)提升環(huán)節(jié)將信號(hào)的高低頻分量分離，根據(jù)信號(hào)間的局部相關(guān)性，某一點(diǎn)的信號(hào)值可以由其相鄰的信號(hào)值經(jīng)過適當(dāng)?shù)念A(yù)測(cè)算子預(yù)測(cè)出來，而預(yù)測(cè)所產(chǎn)生的誤差就是信號(hào)的高頻信息，這個(gè)過程就是預(yù)測(cè)環(huán)節(jié)。在預(yù)測(cè)環(huán)節(jié)中得到的預(yù)測(cè)誤差，即高頻信息再通過更新算子來調(diào)整信號(hào)的下抽樣得到低頻信息，這個(gè)過程就是更新環(huán)節(jié)。通常在提升算法中，我們稱更新環(huán)節(jié)為原始提升(primary lifting)，而預(yù)測(cè)環(huán)節(jié)則叫做對(duì)偶提升(dual lifting)。用提升方案實(shí)現(xiàn)小波分解的最大優(yōu)點(diǎn)是將小波變換分解成了幾個(gè)非常簡(jiǎn)單的基本步驟，且每個(gè)步驟都非常容易找到它的逆變換，重構(gòu)的過程就是分解的逆步驟，也包含了三個(gè)步驟，即反預(yù)測(cè)、反更新和合并。 信號(hào)重構(gòu)提升方案框架圖信號(hào)經(jīng)過提升方案分解后與信號(hào)經(jīng)過雙正交小波變換分解的效果是一樣的，即所有的雙正交小波都可以通過提升方案來實(shí)現(xiàn)，而且提升方案較容易實(shí)現(xiàn)快速算法，相比傳統(tǒng)小波要快的多，實(shí)現(xiàn)其逆變換也是如此。提升變換實(shí)現(xiàn)了整數(shù)整數(shù)的小波變換，提出了一種精確的重構(gòu)。在JPEG2000中，就使用了提升算法實(shí)現(xiàn)圖像二維可逆小波變換。 提升方案的實(shí)現(xiàn) 提升小波變換主要包括線性提升和基于因式分解兩種提升方法，而前者由于預(yù)測(cè)濾波器構(gòu)造和更新過程較為復(fù)雜，故多第二種方法。目前證明了，所有的FIR小波濾波器都可以分解成基本的提升步驟，每個(gè)提升步驟對(duì)應(yīng)一個(gè)單元矩陣，分解的理論依據(jù)是矩陣代數(shù)，這樣，任何的多項(xiàng)式元素項(xiàng)且行列式為l的矩陣都可以分解成一系列的單元矩陣。提升算法在設(shè)計(jì)高通以及低通濾波器時(shí)，對(duì)于減少對(duì)乘法運(yùn)算以及加法運(yùn)算方面有更加廣闊的運(yùn)用。許多的離散小波變化可以由一連串有限的提升步驟來完成，小波濾波器中的多相矩陣被提升步驟分解為了一些列的上三角，下三角和一個(gè)常數(shù)對(duì)矩陣，：() 其中P(z)為多相矩陣。大多數(shù)基于提升算法的離散小波架構(gòu)都是直接實(shí)現(xiàn)以上的提升步驟的。雖然提升算法有比較少的算術(shù)運(yùn)算，并且可以實(shí)現(xiàn)替換運(yùn)算，即可以將計(jì)算的結(jié)果存入輸入的存儲(chǔ)器，但是硬件實(shí)現(xiàn)中的關(guān)鍵路徑較長(zhǎng)則是一個(gè)潛在的問題，不過這個(gè)問題可以通過插入流水線技術(shù)得以解決。有限長(zhǎng)的濾波器可以看作是首先進(jìn)行惰性小波分解，然后經(jīng)過級(jí)的提升和對(duì)偶提升這樣一個(gè)過程，最后完成尺度變換的操作。： 提升小波的前向變換（分析過程） 提升方案小波的逆向變換（綜合過程）雙正交鏡像小波可以通過提升結(jié)構(gòu)實(shí)現(xiàn)，通過因式分解和求解方程組得到雙正交小波的提升系數(shù)。JPEG2000給出了兩種雙正交小波濾波器，即有損壓縮CDF97小波，其中分析濾波器為9階，合成濾波器為7階；無損濾波則采用樣條5/3小波，簡(jiǎn)稱為5/3小波，其分析濾波器為5階，合成濾波器為3階。 D WT架構(gòu)分類，以及類別之間的關(guān)系。通用的雙通道濾波器組可以通過卷積來實(shí)現(xiàn)，如果雙通道濾波器組具有比較理想的重組特性，則他可以通過采用基于提升的架構(gòu)來實(shí)現(xiàn)，借此減少其中涉及到的算術(shù)操作。離散小波變換可以通過以上的方式得以實(shí)現(xiàn)，因?yàn)樗梢钥醋鍪蔷哂型昝乐亟M特性的雙通道濾波器組。但是，DWT的B—樣條分解屬性卻沒有被用于構(gòu)建有效的VLSI架構(gòu)，而且它是DWT的一個(gè)重要的屬性，在下面的內(nèi)容里，就將這個(gè)方法實(shí)現(xiàn)DWT給出描述分析以及設(shè)計(jì)。 基于B樣條函數(shù)分解根據(jù)相關(guān)的文獻(xiàn)資料，對(duì)于低通濾波器， ；高通濾波器， ，任何DWT都可以因式分解成 () 公式右邊依次為B樣條部分，分布式部分，標(biāo)準(zhǔn)化部分。在B樣條分解中，對(duì)于光滑輸入信號(hào)，高通濾波器的輸出具有th的時(shí)序差異。B樣條部分決定了DWT所有的重要性能，比如函數(shù)逼近、再生產(chǎn)多項(xiàng)式、消失矩、多尺度分化等。而分布式部分主要是用于獲得有效的FIR 離散小波變換濾波器，因此，當(dāng)B樣條部分給定時(shí)，分布式部分的設(shè)計(jì)通常是越小越好。標(biāo)準(zhǔn)化部分可以獨(dú)立于這兩個(gè)部分實(shí)現(xiàn)，在最后有需要的情況下，可以和最后的量化需求和歸一化需求放在一起進(jìn)行統(tǒng)一的處理。 B樣條分解架構(gòu) ，其中分布式部分被首先分解為和，左邊為B樣條部分。輸入端的信號(hào)首先被分割成信號(hào)的奇部好偶部?jī)蓚€(gè)部分，作為B樣條部分的輸入。B樣條部分實(shí)現(xiàn)的方法有直接實(shí)現(xiàn)和Pascal實(shí)現(xiàn)。對(duì)于直接法是由一系列相同模塊的級(jí)聯(lián)組成的，而所謂的Pascal實(shí)現(xiàn)法，則有它的巧妙之處，在特定的情況下，實(shí)現(xiàn)起來比較的簡(jiǎn)單，高效，但對(duì)于某些情況確實(shí)比較的復(fù)雜，并不實(shí)用。其中的分布式部分是唯一含有乘法器的部分，并且它的四個(gè)濾波器可以用串行或并行濾波器實(shí)現(xiàn)。對(duì)于最后的標(biāo)準(zhǔn)化部分的和則可以獨(dú)立于前兩個(gè)部分實(shí)現(xiàn)。這樣一來，B樣條實(shí)現(xiàn)方法的整體實(shí)現(xiàn)架構(gòu)就得以簡(jiǎn)單明了的體現(xiàn)，在實(shí)際的硬件實(shí)現(xiàn)中，也能給各個(gè)模塊的具體劃分，以及各個(gè)模塊功能的制定，給出一個(gè)很好的指導(dǎo)，為整體設(shè)計(jì)的整合和高效實(shí)現(xiàn)提供穩(wěn)定的基礎(chǔ)。 基于B樣條的分解架構(gòu)（1） 直接實(shí)現(xiàn)B樣條部分 直接實(shí)現(xiàn)的B樣條部分是非常簡(jiǎn)單的，它的概念是首先實(shí)現(xiàn)()和()，然后B樣條部分就可以通過級(jí)聯(lián)()和()的方式實(shí)現(xiàn)，但是()和()的雙輸入雙輸出結(jié)構(gòu)不能從多相分解中獲得。由圖可知，偶信號(hào)要先于奇信號(hào)。因此，直接實(shí)現(xiàn)方式需要個(gè)加法器用于一對(duì)低通和高通輸出。當(dāng)將B樣條部分連接到分布式部分時(shí)，需要仔細(xì)控制信號(hào)的優(yōu)先級(jí)。另一個(gè)需要解決的問題是內(nèi)部信號(hào)字長(zhǎng)，因?yàn)?)的直流增益為2，在每個(gè)()之后，信號(hào)的幅度可能會(huì)變成原來的二倍，而在每個(gè)()之后也是這樣。然而如果使用 來替代()的話，則會(huì)大大降低精度。因此，當(dāng)精度標(biāo)準(zhǔn)給定時(shí)，需要仔細(xì)控制精度和字長(zhǎng)問題。解決這個(gè)問題的一個(gè)簡(jiǎn)單方法是，在每?jī)蓚€(gè)()階段之后，按2的比例減小信號(hào)來保證精度和防止信號(hào)溢出。 直接實(shí)現(xiàn)的B樣條部分 （2） Pascal實(shí)現(xiàn)B樣條部分 Pascal實(shí)現(xiàn)可以開發(fā)同直接實(shí)現(xiàn)相似的兩個(gè)B樣條部分來減少加法器，Pascal實(shí)現(xiàn)表達(dá)了和作為Pascal擴(kuò)展和節(jié)省重復(fù)算法。它的實(shí)現(xiàn)思路也比較簡(jiǎn)單，例如和，可以首先計(jì)算和，然后求它們的和得到，求它們的差便得到。此外，整數(shù)乘法在B樣條部分可以通過轉(zhuǎn)換器和加法器實(shí)現(xiàn)，不需要乘法器。在這個(gè)例子中，Pascal實(shí)現(xiàn)只需要12個(gè)加法器，而直接實(shí)現(xiàn)則需要16個(gè)加法器。然而，導(dǎo)出longtap濾波器的Pascal實(shí)現(xiàn)將變得十分復(fù)雜，并且不能保證這種復(fù)雜性的降低。相對(duì)于直接實(shí)現(xiàn)的這些方面，Pascal實(shí)現(xiàn)的精度和字長(zhǎng)問題將變得更加復(fù)雜。當(dāng)內(nèi)部字長(zhǎng)給定時(shí)，一般保持精度盡可能高。另外，這種方法對(duì)于高階濾波器的設(shè)計(jì)卻顯的十分的復(fù)雜費(fèi)力，因此應(yīng)用的較少。 B樣條函數(shù)分解的性能探討 相對(duì)于卷積架構(gòu)和提升架構(gòu)，B樣條分解需要更少的乘法器，這是因?yàn)樵诮o定了支配所有小波性能的和后，和（）的值被設(shè)計(jì)為盡可能小，這樣就可以減少乘法器的個(gè)數(shù)。它的缺點(diǎn)就是會(huì)增加更多的加法器，但是加法器的復(fù)雜性要遠(yuǎn)遠(yuǎn)低于乘法器，并且許多加法器不在關(guān)鍵路徑上，它們可以在低速和小面積下實(shí)現(xiàn)。因此，B樣條分解的小波變換可以節(jié)省更多的硬件資源。 B樣條分解的DWT實(shí)現(xiàn)過程B樣條分解的DWT實(shí)現(xiàn)過程主要有四個(gè)步驟：分裂（Split)，B樣條部分，分布式部分，標(biāo)準(zhǔn)部分。（1） 分裂部分 分裂的實(shí)現(xiàn)原理分裂是把輸入信號(hào)分成兩個(gè)子信號(hào)：有輸入信號(hào)的偶序號(hào)采樣組成的子信號(hào)，由輸入信號(hào)的奇序號(hào)采樣組成的子信號(hào)。（2） B樣條部分 B樣條部分的實(shí)現(xiàn)有兩種方法：直接實(shí)現(xiàn)和Pascal實(shí)現(xiàn)。直接實(shí)現(xiàn)就是首先實(shí)現(xiàn)()和()，然后B樣條部分就可以通過級(jí)聯(lián)()和()的方式實(shí)現(xiàn)。Pascal實(shí)現(xiàn)表達(dá)了和作為Pascal擴(kuò)展和節(jié)省重復(fù)算法。例如。 直接實(shí)現(xiàn)原理 Pascal實(shí)現(xiàn)的實(shí)例實(shí)現(xiàn)原理 （3） 分布式部分 分布式部分主要是用于獲得有效的FIR 離散小波變換濾波器。 分布式部分實(shí)現(xiàn)原理 （4） 標(biāo)準(zhǔn)部分 標(biāo)準(zhǔn)部分獨(dú)立于前面的部分，直接和前面的輸出相乘得出最后結(jié)果。 雙正交濾波器實(shí)例分析 下面將具體討論三個(gè)Daubechies 雙正交濾波器，依次為JPEG標(biāo)準(zhǔn)中的（9，7）濾波