【正文】 果存放于一個存貯單元，就相當(dāng)于實現(xiàn)了與非門電路的功能。例如，Xilinx FPGA 的常用配置模式有5類：主串模式、從串模式、 Select MAP 模式、Desktop配置和直接SPI配置。如前所述，F(xiàn)PGA 是由存放在片內(nèi)的RAM來設(shè)置其工作狀態(tài)的，因此工作時需要對片內(nèi) RAM 進(jìn)行編程。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。掉電后，F(xiàn)PGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA 能夠反復(fù)使用。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。通過燒寫文件改變查找表內(nèi)容的方法來實現(xiàn)對 FPGA 的重復(fù)配置。由于 FPGA 需要被反復(fù)燒寫，它實現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像 ASIC 那樣通過固定的與非門來完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。FPGA 則不同，它采用了邏輯單元陣列 LCA(Logic Cell Array) 這樣一個新概念，內(nèi)部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸出輸入模塊 IOB(Input Output Block) 和內(nèi)部連線 (Interconnect) 三個部分。并且，這一階段的邏輯器件內(nèi)嵌了硬核高速乘法器、Gbits 差分串行接口、時鐘頻率高達(dá)500MHz的PowerPC(TM) 微處理器、軟核 MicroBlaze、Picoblaze、Nios 以及 NiosII， 不僅實現(xiàn)了軟件需求和硬件設(shè)計的完美結(jié)合，還實現(xiàn)了高速與靈活性的完美結(jié)合，使其已超越了 ASIC 器件的性能和規(guī)模，也超越了傳統(tǒng)意義上 FPGA 的概念，使 PLD的應(yīng)用范圍從單片擴展到系統(tǒng)級。第 4 階段出現(xiàn)了 SOPC 和 SOC 技術(shù)，是PLD 和ASIC技術(shù)融合的結(jié)果，涵蓋了實時化數(shù)字信號處理技術(shù)、高速數(shù)據(jù)收發(fā)器、復(fù)雜計算以及嵌入式系統(tǒng)設(shè)計技術(shù)的全部內(nèi)容。 第 3 階段賽靈思和 Altera 分別推出了與標(biāo)準(zhǔn)門陣列類似的 FPGA 和類似于PAL 結(jié)構(gòu)的擴展性CPLD，提高了邏輯運算的速度，具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點，兼容了 PLD 和通用門陣列的優(yōu)點，能夠?qū)崿F(xiàn)超大規(guī)模的電路，編程方式也很靈活，成為產(chǎn)品原型設(shè)計和中小規(guī)模 ( 一般小于 10000) 產(chǎn)品生產(chǎn)的首選。 第 2 階段出現(xiàn)了結(jié)構(gòu)上稍微復(fù)雜的可編程陣列邏輯 (PAL) 和通用陣列邏輯 (GAL) 器件，正式被稱為 PLD，能夠完成各種邏輯運算功能。 FPGA的發(fā)展歷程可編程邏輯器件的發(fā)展歷史可編程邏輯器件的發(fā)展可以劃分為4個階段，即從20世紀(jì)70 年代初到70年代中為第1階段，20 世紀(jì)70年代中到80年代中為第2階段，20世紀(jì)80年代到90年代末為第3階段，20世紀(jì)90年代末到目前為第 4 階段。Freeman 先生的發(fā)明是一塊全部由“開放式門”組成的計算機芯片，其專利號為 4,870,302。并且，他們還希望以這種方式領(lǐng)導(dǎo)它：在這里工作的人們熱愛他們的工作、享受工作的樂趣，并對他們所從事的工作著迷。第二章 FPGA概覽1984 年，在硅谷工作的 Bernie Vonderschmitt、Ross Freeman 和 Jim Barnett 共同構(gòu)建了一個設(shè)想，他們夢想創(chuàng)立一家不同于一般的公司。并且通過介紹和實現(xiàn)以往的基于提升算法的實現(xiàn)策略，來進(jìn)行相關(guān)的比較分析，以進(jìn)一步說明這種實現(xiàn)方法的各個特性。而小波變換中的標(biāo)準(zhǔn)部分，可以獨立于之前介紹的兩個部分來實現(xiàn)。對于Pascal法，雖然它的處理方式會減少加法器的使用數(shù)量，但是當(dāng)濾波器的級數(shù)較長時，卻會增加算法的復(fù)雜性，所以在高階濾波器的設(shè)計中并不可取，而直接實現(xiàn)的方法，卻可以用一系列的相同模塊予以級聯(lián)來實現(xiàn)，結(jié)構(gòu)簡單，實現(xiàn)方便。 本文提出的實現(xiàn)方法基于以上的分析，我們在這里提出一種新的基于B樣條函數(shù)分解的離散小波變化的VLSI架構(gòu)實現(xiàn)方法。盡管只有分布式部分需要使用到乘法器，但是較提升算法，B樣條部分，將要用到少些的乘法器，卻需要更多的加法器。根據(jù)文獻(xiàn)資料，許多的DWT濾波器可以分解為B樣條部分和分布式部分。而基于提升算法的實現(xiàn)，是通過一個規(guī)則的雙通道濾波器組予以實現(xiàn)這個方案，在這個全新的方法中，比基于卷積的方法需要更少的的乘法器和加法器。因為大量的計算的需求，很多的基于卷積算法，提升算法的VLSI架構(gòu)被提出。現(xiàn)今的幾種小波變換的硬件實現(xiàn)方案及芯片設(shè)計都正在探索之中，如何將小波理論應(yīng)用于工程技術(shù)領(lǐng)域并設(shè)計出相應(yīng)的實時處理芯片，是信號處理、數(shù)學(xué)、IC設(shè)計領(lǐng)域人士長期以來努力的目標(biāo)。 小波變換硬件實現(xiàn)的現(xiàn)狀在信號處理，通信等許多的工程領(lǐng)域中，小波變換以其能在時頻兩域內(nèi)表征信號的局部特征能力，發(fā)揮著極其重要的作用。除此之外，利用小波變化的奇異性檢測技術(shù)，提取圖像對比度的突變點，即圖像中的邊緣，也可以用于圖像的分割和壓縮。對紋理圖案和分形圖案的試驗表明，小波變換能很好地表現(xiàn)出圖像信號的統(tǒng)計特性，而且由于圖像信號的局部相關(guān)性，其小波變換的局部對比度范圍比較小，可以縮短碼字長度，達(dá)到較高壓縮比的目的而且不存在方塊效應(yīng)、算法也簡單?？傊〔ㄗ儞Q能夠很靈活地同時在時域和頻域進(jìn)行多種形式的濾波，這個特點是一般濾波方法不具備的。信號經(jīng)正交小波變換后得到各個尺度上的分析結(jié)果，分別對應(yīng)于信號在各對應(yīng)頻段內(nèi)的信息，因而通過對這些結(jié)果進(jìn)行控制，可以很方便的實現(xiàn)高通、低通、帶通或這幾種方式的組合濾波。 小波變換用于信號的濾波小波函數(shù)在頻域上的局部化特性表現(xiàn)了它的濾波性能。窗口傅里葉變換雖然在一定的程度上克服了標(biāo)準(zhǔn)傅里葉變換不具備的局部分心能力的缺陷，但是其缺點是時頻窗口的形狀是固定的，因而其實質(zhì)上是具有單一分辨率的分析。而新興的小波變換，為這一目標(biāo)的實現(xiàn)帶來了可能，由于它在時頻兩域內(nèi)都具有表征信號局部特性的能力，還可以聚焦到任意的細(xì)節(jié)，因而很適合分析那些非平穩(wěn)信號的局部特征，還因此被譽為用于信號分析中的“顯微鏡”。湖南工業(yè)大學(xué)本科畢業(yè)設(shè)計（論文）基于B樣條函數(shù)的DWT的FPGA實現(xiàn)畢業(yè)論文目錄摘要ABSTRACT緒論 1 小波變換的應(yīng)用領(lǐng)域 1 用于信號的時頻兩域分析 1 小波變換用于信號的濾波 1 用于圖像信號處理 2 小波變換硬件實現(xiàn)的現(xiàn)狀 2 本文提出的實現(xiàn)方法 3第二章 FPGA概覽 4 FPGA的發(fā)展歷程 4 FPGA基本的工作原理 5 FPGA的配置 5 FPGA邏輯功能的實現(xiàn) 6 FPGA的選型 7 器件的供貨渠道和開發(fā)工具的支持 7 器件的硬件資源 7 電氣接口標(biāo)準(zhǔn) 8 器件的速度等級 9 器件的溫度等級 9 器件的封裝 9 器件的價格 9 FPGA的開發(fā)流程 10 功能定義/器件選型 11 設(shè)計輸入 11 功能仿真 12 綜合優(yōu)化 12 綜合后仿真 12 實現(xiàn)與布局布線 13 時序仿真 13 板級仿真與驗證 13 芯片編程與調(diào)試 13第三章 離散小波變換快速算法 15 基于卷積架構(gòu) 15 基于提升架構(gòu) 16 提升方案的介紹 16 提升方案的實現(xiàn) 17 基于B樣條函數(shù)分解 19 B樣條分解架構(gòu) 19 B樣條函數(shù)分解的性能探討 21 B樣條分解的DWT實現(xiàn)過程 21 雙正交濾波器實例分析 23 （9，7）濾波器 23 （6，10）濾波器 25 （10，18）濾波器 26第四章 離散小波變換的硬件實現(xiàn) 28 底層單元的實現(xiàn) 28 奇偶分離模塊 28 B樣條函數(shù)模塊 29 分布式部分 30 標(biāo)準(zhǔn)部分 32 整體濾波器的實現(xiàn) 32 基于提升的算法 32 基于B樣條的算法 36第五章 系統(tǒng)的綜合、仿真及分析 38 底層單元的綜合仿真及分析 38 奇偶分離模塊 38 B樣條函數(shù)模塊 38 分布式部分 39 標(biāo)準(zhǔn)部分 41 整體濾波器的綜合仿真及分析 41 5/3濾波器的提升構(gòu)架 41 9/7濾波器的提升構(gòu)架 43 6/10濾波器的B樣條分解架構(gòu) 45 9/7濾波器的B樣條直接實現(xiàn)結(jié)構(gòu) 48 9/7濾波器的B樣條Pascal實現(xiàn)架構(gòu) 50結(jié)論 54參考文獻(xiàn) 55致謝 56附錄A 源程序 571 9/7小波提升算法頂層程序： 572 9/7小波B樣條分解算法頂層程序： 613 5/3小波提升算法頂層程序 644 6/10小波B樣條分解算法頂層程序 66III緒論 自數(shù)學(xué)家Fourier提出Fourier變換以來，F(xiàn)ourrier變換在信號處理領(lǐng)域便一直占駐著主導(dǎo)地位，但是由于它只能在頻域上揭示信號的整體性，不能在時頻兩域上同時反映出信號的局部特征，因而在處理非平穩(wěn)信號時顯得捉襟見肘，無法得到理想的效果，而這些性質(zhì)，又恰好是非平穩(wěn)信號最根本和最為關(guān)鍵的性質(zhì)。于是，人們便開始尋求一種新的處理方法來實現(xiàn)這一要求。 小波變換的應(yīng)用領(lǐng)域近些年來，小波分析在信號處理中的研究十分的廣泛，主要體現(xiàn)在以下幾個方面： 用于信號的時頻兩域分析小波函數(shù)的良好時頻局部化特性使得它非常適用于進(jìn)行信號的時頻兩域分析。而小波變換作為窗口大小固定，形狀可變的時頻變換方法，其時頻分辨力是可變的，對于信號的高頻部分用短時窗口分析，對于信號的低頻部分則采用長時窗口分析，因而增大了分析的靈活性和合理性。利用小波變換，可以很方便的實現(xiàn)對信號的濾波。另外，由于小波變換每一尺度上的分解結(jié)果仍保留有信號的時間信息，因而還可以對信號的特定時間段進(jìn)行濾波。 用于圖像信號處理長期以來，在圖像編碼中離散余弦變換（DCT）一直是占據(jù)著主導(dǎo)地位的方法，然而，基于DCT的編碼算法始終難以克服數(shù)據(jù)分塊造成的“方塊效應(yīng)”、“蚊式噪聲”等缺點，而小波變換可以做到。正是基于此，先后出現(xiàn)了多種基于小波變化的編碼方法。小波變化還可以用于圖像增強，圖像融合以及圖像平滑等圖像處理領(lǐng)域。但是因為它具有較高的計算復(fù)雜度和數(shù)據(jù)關(guān)聯(lián)度，所以硬件實現(xiàn)難度較大。在近些年來，對于小波變換的硬件實現(xiàn)得到了飛速的發(fā)展，很多的實現(xiàn)算法被提出來，并取得了較好的效果。卷積算法是基于雙通道濾波器組的實現(xiàn)提出的，許多的VLSI的數(shù)字信號處理技術(shù)在這里得到了使運用，比如多相分解，流水線，重定時等等。但是，對于小波變換固有的B樣條性質(zhì)卻沒有在以上的兩種方法中得以引用。B樣條部分構(gòu)成了所有重要的小波性質(zhì)，分布式部分用來設(shè)計一個DWT有限脈沖濾波器（FIR）。因此在這里，由必要尋求一種新的方法來實現(xiàn)小波變換，以達(dá)到更好的效果，彌補以上兩種方式的缺陷。對于小波變換中的B樣條函數(shù)部分，可以由直接法或者所謂的Pascal法來實現(xiàn)。對于其中的分布式部分，有兩種相似的結(jié)構(gòu)I型和II型均可以實現(xiàn)，在它的設(shè)計實現(xiàn)過程中，幾乎所有的常規(guī)濾波器設(shè)計方法和技巧都會在這里得到使用。我們在分析它的實現(xiàn)機制和過程之后，將通過三個實例的學(xué)習(xí)研究將會來證實這個設(shè)計的效能和可行性。因此，在這里我們的主要的工作是來研究設(shè)計并實現(xiàn)一種全新的算法和架構(gòu)來實現(xiàn)離散小波變換（DWT）。他們希望創(chuàng)建一家在整個新領(lǐng)域內(nèi)開發(fā)和推出先進(jìn)技術(shù)的公司。2009 年 2 月 18 日，Ross Freeman 因他的這項發(fā)明——現(xiàn)場可編程門陣列 (FPGA) 而榮登 2009 美國發(fā)明家名人堂。采用這種芯片，工程師可以根據(jù)需要進(jìn)行編程，添加新的功能，滿足不斷發(fā)展的標(biāo)準(zhǔn)或規(guī)范要求，并可在設(shè)計的最后階段進(jìn)行修改。第 1 階段的可編程器件只有簡單的可編程只讀存儲器 (PROM)、紫外線可擦除只讀存儲器 (EPROM) 和電可 擦只讀存儲器 (EEPROM) 3種，由于結(jié)構(gòu)的限制，它們只能完成簡單的數(shù)字邏輯功能。典型的PLD 由“與”、“非”陣列組成，用“與或”表達(dá)式來實現(xiàn)任意組合邏輯，所以 PLD能以乘積和形式完成大量的邏輯組合。這一階段，CPLD、FPGA 器件在制造工藝和產(chǎn)品性能都獲得長足的發(fā)展。賽靈思和 Altera 也推出了相應(yīng)SOCFPGA 產(chǎn)品，制造工藝達(dá)到65nm ，系統(tǒng)門數(shù)也超過百萬門。對于未來，賽靈思公司正在研制采用全新工藝的新型FPGA，這種 FPGA 將集成更大的存儲單元和其他功能器件，F(xiàn)PGA 正向超級系統(tǒng)芯片的方向發(fā)展！ FPGA基本的工作原理對 PROM、EPROM、E2PROM 熟悉的人都知道這些可編程器件的可編程原理是通過加高壓或紫外線導(dǎo)致三極管或 MOS 管內(nèi)部的載流子密度發(fā)生變化，實現(xiàn)所謂的可編程，但是這些器件或只能實現(xiàn)單次可編程或編程狀態(tài)難以穩(wěn)定。 FPGA的配置 FPGA 的可編程實際上是改變了 CLB 和 IOB 的觸發(fā)器狀態(tài)，這樣，可以實現(xiàn)多次重復(fù)的編程。查找表可以很好地滿足這一要求，目前主流 FPGA 都采用了基于 SRAM 工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級 FPGA 采用 Flash 或者熔絲與反熔絲工藝的查找表結(jié)構(gòu)。 FPGA 是由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的RAM 進(jìn)行編程。加電時，F(xiàn)PGA 芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA 進(jìn)入工作狀態(tài)。FPGA 的編程無須專用FPGA 編程器，只須用通用的 EPROM、PROM編程器即可。因此，F(xiàn)PGA 的使用非常靈活。用戶可根據(jù)不同的配置模式，采用不同的編程方式。 FPGA邏輯功能的實現(xiàn) 根據(jù)數(shù)字電路的基本知識可以知道，對于一個n輸入的邏輯運算，不管是與或非運算還是異或運算等等，最多只可能存在2n種結(jié)果。FPGA的原理也是如此，它通過燒寫文件去配置查找表的內(nèi)容，從而在相同的電路情況下實現(xiàn)了不同的邏輯功能。目前 FPGA 中多使用4輸入LUT，所以每一個LUT可以看成一個有4位地址線的RA