【正文】 設(shè)計并且實現(xiàn)了三大模塊的具體功能及整體連接。 : I: 完成了DES加密系統(tǒng)的整體設(shè)計。FPGA芯片及其開發(fā)系統(tǒng)問世不久，就受到世界范圍內(nèi)電子工程設(shè)計人員的廣泛關(guān)注和普遍歡迎。他們可以實現(xiàn)較大規(guī)模的電路，編程也很靈活，而且有具有設(shè)計開發(fā)周期短，設(shè)計制造成本低，開發(fā)工具先進(jìn)，標(biāo)準(zhǔn)產(chǎn)品無需測試，質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計和產(chǎn)品生產(chǎn)。這些早期的PLD器件的一個共同特點是可以實現(xiàn)速度特性較好的邏輯功能，但其過于簡單的結(jié)構(gòu)也使他們只能實現(xiàn)規(guī)模較小的電路。其后，出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件(PLD)，它能夠完成各種數(shù)字邏輯功能。系統(tǒng)設(shè)計們更愿意自己設(shè)計專用集成電路(ASIC)芯片，而且希望ASIC的設(shè)計周期盡可能短，最好在實驗室就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件(FPLD),其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)[4] 。隨著科學(xué)技術(shù)的發(fā)展，晶體管，小規(guī)模集成電路，中規(guī)模集成電路，大規(guī)模集成電路，發(fā)展到超大規(guī)模集成電路以及許多具有特定功能的專用集成電路。. 2 PLD發(fā)展過程 當(dāng)今社會是數(shù)字化的社會，是數(shù)字集成電路廣泛應(yīng)用的社會。并且在應(yīng)用中，人們不斷提出新的方法增強(qiáng)DES算法的加密強(qiáng)度，如3重DES算法、 DES算法在信息安全領(lǐng)域仍有廣泛地應(yīng)用。 DES (Data Encryption Standard)加密技術(shù)是一種常用的對稱加密技術(shù)，該技術(shù)算法公開，加密強(qiáng)度大，運(yùn)算速度快，在各行業(yè)甚至軍事領(lǐng)域得到廣泛的應(yīng)用。從技術(shù)角度講，網(wǎng)絡(luò)安全除了依賴安全的網(wǎng)絡(luò)通信協(xié)議及應(yīng)用協(xié)議外，更多地取決于網(wǎng)絡(luò)設(shè)備如交換機(jī)、路由器、網(wǎng)橋等所提供的加/解密功能。所有的保密性依賴于密鑰。)密鑰可以是任意的56為的數(shù)，且可在任意的時候改變。密鑰的長度為56位。64位一組的明文從算法的一端輸入，64位的密文從另一端輸出。盡管它帶有過去時代的特征，但它很好地抗住了多年的密碼分析，除可能的最強(qiáng)有力的敵手外，對其他的攻擊仍然是安全的。關(guān)鍵字:DES, FPGA, Verilog, UART, B1ockRAM, 數(shù)據(jù)加密ABSTRACT With the development of information technology, the application of puter has e into social any field. Especially in military field, people rely on information more seriously. So information security bees very important. Encryption as a sort of power weapon is widely used in the field of information security. DES (Data Encryption Standard) encryption arithmetic has stood the long test from when it became the encryption standard to now. It is proved by much practice that the security of the DES encryption can satisfy the voluminous need of security. Implementing the DES arithmetic by software will engross much system resource and make the system function decline. But the DES arithmetic has not much and plex mathematics count and only has logic operation and lookuptable operation. So, thinking from the point of system function and speed of encryption and decryption, implementing the DES arithmetic by hardware is an ideal project. With the development of microelectronic technology, the programmable logic device develop from earlier ROM to very popular and extensive applied FPGA(Field Programmable Gate Array) today. The FPGA has the characteristic of flexible system structure and logic unit, high Integration and wide application. Especially, the FPGA can carry out the more largescale circuit, programmed flexibly. When the engineers use the FPGA to design and develop the product, the time is short, the cost is low, the tool is advanced, the standard product don39。 3: 用PC，串口調(diào)試工具，UART通信接口和EITS2003開發(fā)板測試并驗證了整個系統(tǒng)的功能。整個系統(tǒng)包括DES加密核心模塊，UART通信接口模塊和BLOCKRAM存儲模塊。本文設(shè)計實現(xiàn)了一種基于FPGA的DES加密系統(tǒng)。 FPGA具有體系結(jié)構(gòu)和邏輯單元靈活，集成度高以及實用范圍寬等特點，可以實現(xiàn)較大規(guī)模的電路，編程也很靈活，而且設(shè)計開發(fā)周期短，設(shè)計制造成本低，開發(fā)工具先進(jìn)，標(biāo)準(zhǔn)產(chǎn)品無需測試，質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計和產(chǎn)品生產(chǎn)。采用軟件方式實現(xiàn)的DES算法會在很大程度上占用系統(tǒng)資源，造成系統(tǒng)性能的嚴(yán)重下降，而DES算法本身并沒有大量的復(fù)雜數(shù)學(xué)計算，在加/解密過程和密鑰生成過程中僅有邏輯運(yùn)算和查表運(yùn)算，因而，無論是從系統(tǒng)性能還是加/解密速度的角度來看，采用硬件實現(xiàn)都是一個理想的方案。DES (Data Encryption Standard)加密算法在成為加密標(biāo)準(zhǔn)到今天，經(jīng)歷了長期的考驗。基于FPGA的DES加密系統(tǒng)設(shè)計與實現(xiàn)摘要隨著信息技術(shù)的發(fā)展，計算機(jī)應(yīng)用滲透到社會生活的各個領(lǐng)域，特別是軍事的應(yīng)用，使人們對信息的依賴程度越來越高，因而信息安全技術(shù)顯得格外重要。加密作為信息安全中一個最為有力的武器，正在發(fā)揮著重要的作用。實踐證明DES算法的安全性是能夠滿足大部分的安全要求的。隨著微電子技術(shù)的發(fā)展，可編程邏輯器件由早期的只讀存貯器((PROM)發(fā)展到今天十分流行并廣泛應(yīng)用的現(xiàn)場可編程門陣列FPGA 。所以，應(yīng)用FPGA來設(shè)計和實現(xiàn)DES加密算法具有十分重要的現(xiàn)實意義和廣闊的應(yīng)用前景。概括起來，本文主要完成了以下幾方面的主要工作:1: 完成了DES加密系統(tǒng)的整體設(shè)計。 2: 以EITS2003開發(fā)板為硬件開發(fā)平臺，ISEwebpack為開發(fā)軟件，用Verilog硬件描述語言設(shè)計并且實現(xiàn)了三大模塊的具體功能及整體連接。 4: 探討了DES加密系統(tǒng)在軍事通信總站內(nèi)的應(yīng)用。t need to test, the quality is steady and the product can be inspected on line. So, the FPGA is widely used to design and make product. Therefore, using the FPGA to design and implement the DES encryption arithmetic is very important and it will be widely used in much field. The main contributions of the paper are as follow: 1: Completed the whole design of the DES encryption system .The whole system includesthe DES encryption core module, he UART munication interface module and Block RAM memory module. 2: Used the Verilog hardware design language to design and implement the function and the whole connection of the three modules by the EITS2003 as the hardware development flat roof and the ISEwebpack as the software development tool. 3: Used the PC, SCOMAssistant, the UART munication interface and the EITS2003 development plat roof to test and rerify the function of the whole system. 4: Discussed the application of the DES encryption system in the military munication station.Key words:DES,FPGA, Verilog, UART, BIockRAM， Data Encryption摘要…………………………………………..………………………………………………..工ABSTRACT…………………………………………………………………………………..工工第一章緒論……………………………………………….. ………………………………………11. 1 DES的基本概念及特點……………………………………………………………. …..1 1. 2基于FPGA的DES加密系統(tǒng)的研究背景，意義，及應(yīng)用前景………………………..1 1. 2. 1 DES加密系統(tǒng)現(xiàn)狀及發(fā)展………………………………………………...……..1 1. 2. 2 PLD發(fā)展過程……………………………………………….. …………………..1 1. 3本文主要工作及章節(jié)安排…………………………………………………………….....2 1. 3. 1本文主要工作………………………………………………….……………..…..2 ……………………………………………………………………….…..2 本章小結(jié)…………………………………………………………………………………..…..3第二章DES加密算法原理及系統(tǒng)開發(fā)環(huán)境……………………………………………….……..4 2. 1 DES加密算法原理……………………………………………………………...………..4 2. 1. 1 DES加密算法原理簡介……………………………………………...…………..4 2. 1. 2初始序列變換IP………………………………………………….………………5 2. 1. 3加密函數(shù)f………………………………………………..……….………………6 2. 1. 4子密鑰生成………………………………………………..……..………………9 2. 2系統(tǒng)開發(fā)環(huán)境………………………………………………..………….………………11 2. 2. 1硬件開發(fā)平臺E工TS2003……………………………………………………..11 2. 2. 2軟件開發(fā)工具ISE WebPack……………………………………..……………..12 2. 2. 3硬件描述語言Verilog HDL………………………………….………..………..13 本章小結(jié)…………………………………………………………………..…………………15第三章DES加密系統(tǒng)設(shè)計與實現(xiàn)……………………………………………………..………..16 3. 1 DES加密系統(tǒng)設(shè)計方案………………………………………………………………..16 3. 1. 1 DES加密核心設(shè)計方案………………………………………………………..16 3. 1. 2通信接口設(shè)計方案………………………………………………………….…..17 3. BlockRAM存儲模塊設(shè)計方案…………………………………………...……..18 3. 1. 4系統(tǒng)設(shè)計實現(xiàn)的功能…………………………………………………..….……18 3. 2 DES加密系統(tǒng)的實現(xiàn)………………………………………………...…………………19 3. 2. 1 DES加密核心模塊的