【正文】 的是 IN0 通道。 ALE：地址鎖存允許信號(hào)輸入端。 GND：地。 VCC： +5V 工作電壓。 OE：輸出允許控制端，用以打開(kāi)三態(tài)數(shù)據(jù)輸出鎖存器。 START： A/D 轉(zhuǎn)換啟動(dòng)信號(hào)輸入端。 它的內(nèi)部邏輯結(jié) 構(gòu)如圖 所示： 圖 ADC0809 內(nèi)部邏輯結(jié)構(gòu) ADC0809 引腳排列如圖 所示 ： 7 圖 ADC0809 引腳排列 ADC0809 為 28 引腳雙列直插式封裝，各引腳含義如下： IN0－ IN7： 8 位模擬量輸入引腳。 40~+85 攝氏度。 0~+5V，不需要零點(diǎn)和滿(mǎn)刻度校準(zhǔn)。 。因?yàn)椴蓸訒r(shí)需要滿(mǎn)足采樣定理，即采樣頻率需要大于等于輸入信號(hào)最高頻率的 2 倍，所以 ADC0809 能采樣的最高頻率為 。 ADC0809 每進(jìn)行一次比較，即決定數(shù)字碼中的以為碼的去留操作，需要 8 個(gè)時(shí)鐘的脈沖，而它是 8 位 A/D 轉(zhuǎn)換器，所以它完成一次轉(zhuǎn)換需要 8*8=64個(gè)時(shí)鐘，這樣它的轉(zhuǎn)換時(shí) 間為 t=64*（ 1/f）， f 為時(shí)鐘頻率。 數(shù)據(jù)采集模塊 系統(tǒng)采用 ADC0809 進(jìn)行數(shù)據(jù)采集。在畫(huà) PCB 的時(shí)候，用大面積覆銅，有助于美觀和節(jié)約實(shí)驗(yàn)器材。 系統(tǒng)的 線(xiàn)性電源電路 部分原理圖 如圖 所示： 5 圖 系統(tǒng)的 線(xiàn)性電源 模塊 電路 當(dāng)電路接通后，如果 LED 燈亮起，則代表能產(chǎn)生出要求的電壓。 第二章 總體設(shè)計(jì) 硬件設(shè)計(jì) 線(xiàn)性電源 模塊 根據(jù)系統(tǒng)要求，需提供 +12V、 12V、 +5V 的電源。 Quartus II 支持 VHDL、 Verilog 的設(shè)計(jì)流程，提供了完整的多平臺(tái)設(shè)計(jì)環(huán)境，能滿(mǎn)足各種特定設(shè)計(jì)的需要，同時(shí)，它還具備仿真功能，因此給系統(tǒng)的 軟硬件設(shè)計(jì)和調(diào)試帶來(lái)了很大的便利。 VHDL 能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，所以大大簡(jiǎn)化了電路設(shè)計(jì)的任務(wù)， 4 提高了設(shè)計(jì)效 率。 VHDL 語(yǔ)言簡(jiǎn)介 誕生于 1983 年的 VHDL， 是 VeryHighSpeed Integrated Circuit Hardware Description Language 的簡(jiǎn)稱(chēng) ， 1987 年底， VHDL 被 作為“ IEEE 標(biāo)準(zhǔn) 1076”發(fā)布 。 本設(shè)計(jì)用的是 Altera 公司的 EP2C8Q208C8N 芯片 ，里面有 68416 個(gè)邏輯單元 ，并 提供 了 622 個(gè)可用的輸入 /輸出引腳和 比特的嵌入式寄存器 。另外 ， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 FPGA 具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn) ， 在產(chǎn)品研發(fā)和開(kāi)發(fā)中具有很大的優(yōu)勢(shì) 。 FPGA 簡(jiǎn)介 FPGA，即現(xiàn)場(chǎng)可編程門(mén)陣列 （ Field－ Programmable Gate Array） 的縮寫(xiě)。 EDA 技術(shù)是一種綜合性學(xué)科，打破了軟件和硬件見(jiàn)的壁壘，把計(jì)算機(jī)的軟件技術(shù)與硬件技術(shù)、設(shè)計(jì)效率和產(chǎn) 品性能結(jié)合在一起，它代表了電子設(shè)計(jì)技術(shù)和應(yīng)用技術(shù)的發(fā)展方向。 EDA 簡(jiǎn)介 EDA，即 電子設(shè)計(jì)自動(dòng)化（ Electronic Design Automation）的縮寫(xiě) 。為了實(shí)現(xiàn)數(shù)字系統(tǒng)對(duì)這些電模擬量進(jìn)行檢測(cè)、運(yùn)算和控制 ， 就需要一個(gè)模擬量與數(shù)字量之間的相互轉(zhuǎn)換的過(guò)程 。 但是 它 只能對(duì)輸入的數(shù)字信號(hào)進(jìn)行處理 ， 其輸出信號(hào)也是數(shù)字信號(hào) 。 12 系統(tǒng)頂層設(shè)計(jì) 11 CNT10B 設(shè)計(jì) 6 數(shù)據(jù)輸出模塊 【 關(guān)鍵詞 】 FPGA； Quartus II； VHDL；數(shù)據(jù)采集 2 目 錄 第一章 緒論 .................................................................. 3 引言 .................................................................................................................................... 3 EDA 簡(jiǎn)介 ........................................................................................................................... 3 FPGA 簡(jiǎn)介 ......................................................................................................................... 3 VHDL 語(yǔ)言簡(jiǎn)介 ................................................................................................................. 3 Quartus II 簡(jiǎn)介 ................................................................................................................... 4 數(shù)據(jù)采集技術(shù)簡(jiǎn)介 ........................................................................................................... 4 第二章 總體設(shè)計(jì) .............................................................. 4 硬件設(shè)計(jì) ........................................................................................................................... 4 線(xiàn)性電源模塊 泉 州 師 范 學(xué) 院 畢業(yè)論文（設(shè)計(jì)） 題目 基于 FPGA 的 數(shù)據(jù)采集 系統(tǒng) 電路 設(shè)計(jì) 物理與信息工程 學(xué)院 電子信息科學(xué)與技術(shù) 專(zhuān)業(yè) 2022 級(jí) 學(xué)生姓名 李柏睿 學(xué)號(hào) 070303029 指導(dǎo)教師 曾永西 職稱(chēng) 講師 完成日期 2022 年 4 月 2 日 教務(wù)處 制 1 基于 FPGA 的 數(shù)字 采集 系統(tǒng) 電路 設(shè)計(jì) 泉州師范學(xué)院 電子信息科學(xué)與技 術(shù)專(zhuān)業(yè) 070303029 李柏睿 指導(dǎo)教師 曾永西 講師 【摘要】 本文介紹了基于 FPGA 的 數(shù)據(jù)采集 系統(tǒng) 電路 的工作原理和設(shè)計(jì)過(guò)程。根據(jù) 數(shù)據(jù)采集 技術(shù)原理， 以 Altera 公司的 EP2C8Q208C8N 芯片為核心器件， 通過(guò) ADC0809 采集數(shù)據(jù)，并用 DAC0832 輸出數(shù)據(jù)，在 Quartus II 平臺(tái)上， 通過(guò) VHDL 語(yǔ)言編程完成 數(shù)據(jù)采集系統(tǒng)電路 的 軟件設(shè)計(jì)、編譯、 調(diào)試、仿真和下載，再與外圍硬件電路相結(jié)合調(diào)試，最終設(shè)計(jì)出 數(shù)據(jù)采集 系統(tǒng) 電路 。 4 數(shù)據(jù)采集模塊 8 按鍵控制模塊 10 軟件設(shè)計(jì) ......................................................................................................................... 11 ADCINT 設(shè)計(jì) 12 RAM8 設(shè)計(jì) 12 時(shí)鐘控制設(shè)計(jì) 13 第三章 系統(tǒng)軟硬件調(diào)試 ....................................................... 14 結(jié)論 ....................................................................... 15 致謝 ....................................................................... 15 參考文獻(xiàn) .................................................................... 15 英文翻譯 .................................................................... 17 附錄一 線(xiàn)性電源、 FPGA 外圍電路和 FPGA 最小系統(tǒng)連接口 PCB ...................... 18 附錄二 系統(tǒng)各模塊 VHDL 程序 .................................................. 19 3 第一章 緒論 引言 隨著 數(shù)字系統(tǒng) 的發(fā)展， 廣泛應(yīng)用于各種學(xué)科領(lǐng)域及日常生活 ， 微型計(jì)算機(jī)就是一個(gè)典型的數(shù)學(xué)系統(tǒng) 。 而在工業(yè)檢測(cè)控制和生活中的許多物理量都是連續(xù)變化的模擬量 ， 如溫度、壓力、流量、速度等 ,這些模擬量可以通過(guò)傳感器或換能器變成與之對(duì)應(yīng)的電壓、電流或頻率等電模擬量。 即常常需要將模擬量轉(zhuǎn)換成數(shù)字量 ， 簡(jiǎn)稱(chēng)為 AD 轉(zhuǎn)換 ， 完成這種轉(zhuǎn)換的電路 稱(chēng)為模數(shù)轉(zhuǎn)換器 ， 簡(jiǎn)稱(chēng) ADC。它融合了 大規(guī)模集成電路制造急速、 ASIC