【正文】 級： 專 業(yè)： 集成電路設計與集成系統(tǒng) 姓 名： 學 號： 指導教師： 摘要 串行通信接口是一種應用廣泛的通信接口。 目前，大部分處理器都集成了支持 RS232 接口（又稱 EIA RS232C） 的通用異步收發(fā)器（ Universal Asynchronous Receiver/Transmitter， UART）， 本文設計了一個 串口數(shù)據(jù)采集和處理程序，詳細介紹了用 Verilog HDL 硬件描述語言來開發(fā)波特率發(fā)生器、接收模塊和發(fā)送模塊這三個模塊，以及系統(tǒng)各個模塊的具體設計方法和原理，用 Quartus II 軟件進行仿真并給出結果，分別驗證各個模塊的正確性。 關鍵詞 串行通信； RS232； UART； Verilog HDL； FPGA I Abstract Serial munication interface is a widely used munication interface. At present, most of processor integrated RS232(EIA RS232C) interface to support UART (Universal Asynchronous Receiver/Transmitter) munication, This thesis design a data acquisition and treatment program. Besides that, the thesis introduced Baud Rate Generator module、 Receiver module、 Send module based on language Verilog HDL and give the results by simulate in Quartus II software. This design also uses EP2C5T144 FPGA chip to achieve the twoway munication by simulate with Quartus II and PC through the serial port debugging software. Not only requires the development board39。s serial port debugging software, also ask ASCII data sent by PC Code to drive eight LED lights, meanwhile verified the serial munication with FPGA. Key words Serial munication。 UART。 FPGA 目錄 摘要 .................................................................................................................................................... Abstract ............................................................................................................................................. I 第 1 章 語言和工具 ....................................................................................................................... 0 Verilog HDL 語言概述 ...................................................................................................... 0 FPGA 概述 ........................................................................................................................ 2 Quartus II 軟件介紹 .......................................................................................................... 7 FPGA 開發(fā)板介紹 ............................................................................................................ 8 本章小結 .......................................................................................................................... 11 第 2 章 串口通信協(xié)議簡介 ......................................................................................................... 12 串口通信接口 .................................................................................................................. 12 RS232 通信協(xié)議 .............................................................................................................. 12 串口通信時序分析 .......................................................................................................... 14 本章小結 .......................................................................................................................... 15 第 3 章 串口通 信的 Verilog HDL 實現(xiàn) ...................................................................................... 16 設計功能說明 .................................................................................................................. 16 波特率發(fā)生器模塊的 Verilog HDL 實現(xiàn) ....................................................................... 16 發(fā)送模塊的 Verilog HDL 實現(xiàn) ....................................................................................... 18 接收模塊的 Verilog HDL 實現(xiàn) ....................................................................................... 24 本章小結 .......................................................................................................................... 30 第 4 章 串口 通信的硬件調試 ..................................................................................................... 31 板級調試說明 .................................................................................................................. 31 下載配置 FPGA .............................................................................................................. 32 配置串口調試軟件 .......................................................................................................... 34 調試結果 .......................................................................................................................... 34 本章小結 .......................................................................................................................... 37 結論 ................................................................................................................................................ 38 參考文獻 ......................................................................................................................................... 39 附錄 1 波特率發(fā)生器 Verilog HDL 實現(xiàn) ..................................................................................... 40 附錄 2 發(fā)送模塊 Verilog HDL 實現(xiàn) ............................................................................................ 41 附錄 3 接收模塊 Verilog HDL 實現(xiàn) ............................................................................................ 46 致謝 ................................................................................................................................................ 51 基于 FPGA的串口通訊電路設計 0 第 1 章 語言和工具 Verilog HDL 語言概述 Verilog HDL 是一種硬件描述語言，用于從算法級、門級到開關級的多種抽象設計層次的數(shù)字系統(tǒng)建模。數(shù)字系 統(tǒng)能夠按層次描述，并可在相同描述中顯式地進行時序建模。所有這些都使用同一種建模語言。 Verilog HDL 語言不僅定義了語法，而且對每個語法結構都定義了清晰的模擬、仿真語義。語言從 C 編程語言中繼承了多種操作符和結構。但是， Verilog HDL 語言的核心子集非常易于學習和使用，這對大多數(shù)建模應用來說已經(jīng)足夠。 Verilog HDL語言最初是于 1983年由 Gateway Design Automation公司為其模擬器產品開發(fā)的硬件建模語言。由于他們的模擬、仿真器產品的廣泛使用， Verilog HDL 作為一種便于使 用且實用的語言逐漸為眾多設計者所接受。 Open Verilog International（ OVI）是促進 Verilog 發(fā)展的國際性組織。這一努力最后獲得成功， Verilog 語言于 1995 年成為 IEEE 標準，稱為 IEEE Std 1364－ 1995。下面列出的是 Verilog HDL 硬件描述語言的主要能力： ? 基本邏輯門，例如 and、 or 和 nand 等都內置在語言中。用戶定義的原語既