【正文】 據(jù)有多少位就需要多少條信號傳輸線，這種通信方式快，但由于傳輸線較多，所以成本較高，僅適合近距離通信，通常傳送距離小于 30 米，常用的并行通信協(xié)議有ＳＰＰ、ＥＰＰ、 ECP 等。 串行通信概念 計算機(jī)與計算機(jī)，計算機(jī)與外部設(shè)備進(jìn)行數(shù)據(jù)交換也稱為通信，一般有兩種方式：并行通信和串行通信。很明顯，全雙工通信的信道必須是雙向信道。 所謂全雙工通信，是指通信雙方可同時進(jìn)行雙向傳輸消息的工作方式。 所謂半雙工通信方式，是指通信雙方都能收發(fā)消息，但不能同時進(jìn)行收和發(fā)的工作方式。單工通信的例子很多，如廣播、遙控、無線尋呼等。 的分工及數(shù)據(jù)傳輸方向分類： 對于點(diǎn)對點(diǎn)之間的通信，按消息傳送的方向，通信方式可分為單工通信、半雙工通信及全雙工通信三種。 3. 按工作頻段分類： 長波通信 中波通信 短波通信 微波通信 4. 按調(diào)制方式分類： 基帶傳輸：是指信號沒有經(jīng)過調(diào)制而直接送到信道中去傳輸?shù)耐ㄐ欧绞健? 西南科技大學(xué)城市學(xué)院本科生畢業(yè)論文 6 無線通信 :是指傳輸媒質(zhì)看不見、摸不著 (如電磁波 )的一種通信形式 (例：微波通信、 短波通信、 移動通信、 衛(wèi)星通信、 散射通信 )。在各種各樣的通信方式中，利用“電”來傳遞消息的通信方法稱為電信 (Telemunication)，這種通信具有迅速、準(zhǔn)確、可靠等特點(diǎn)，且?guī)缀醪皇軙r間、地點(diǎn)、空間、距離的限制，因而得到了飛速發(fā)展和廣泛應(yīng)用。 通信在不同的環(huán)境下有不同的解釋，在出現(xiàn)電波傳遞通信后通信 (Communication)被單一解釋為信息的傳遞，是指由一地向另一地進(jìn)行信息的傳輸與交換，其目的是傳輸消息。本文應(yīng)用 EDA 技術(shù)，基于 FPGA/CPLD 器件設(shè)計與實(shí)現(xiàn) UART。或者設(shè)計上用到了 FPGA/CPLD 器件，那么我們就可以將所需要的UART 功能集成到 FPGA 內(nèi)部。串行外設(shè)用到 RS232C 異步串行接口 ，一般采用專用的集成電路即UART 實(shí)現(xiàn)。波特率發(fā)生器、接收器和發(fā)送器是 UART 的三個核心功能模塊，利用 VerilogHDL 語言對這三個功能模塊進(jìn)行描述并加以整合 UART 是廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。 UART（即 Universal AsynchronousReceiver Transmitter 通用異步收發(fā)器）協(xié)議是數(shù)據(jù)通信及控制系統(tǒng)中廣泛使用的一種全雙工串行數(shù)據(jù)傳輸協(xié)議，在實(shí)際工業(yè)生產(chǎn)中有時并不使用 UART 的全部功能。當(dāng)然 ,完整的硬件描述語言足以對從最復(fù)雜的芯片到完整的電子系統(tǒng)進(jìn)行描述。 Verilog HDL 提供了擴(kuò)展的建模能力，其中許多擴(kuò)展最初很難理解。因此，用這種語言編寫的模型能夠使用 Verilog 仿真器進(jìn)行驗(yàn)證。此外， Verilog HDL 語言提供了編程語言接口，通過該接口可以在模擬、驗(yàn)證期間從設(shè)計外部訪問設(shè)計，包括模擬的具體控制和運(yùn)行。 Verilog HDL 語言具有下述描述能力：設(shè)計的行為特性、設(shè)計的數(shù)據(jù)流特性、設(shè)計的結(jié)構(gòu)組成以西南科技大學(xué)城市學(xué)院本科生畢業(yè)論文 4 及包含響應(yīng)監(jiān)控和設(shè)計驗(yàn)證方面的時延和波形產(chǎn)生機(jī)制。被建模的數(shù)字系統(tǒng)對象的復(fù)雜性可以介于簡單的門和完整的電子數(shù)字系統(tǒng)之間。 Verilog HDL 是目前世界上最流行的兩種硬件描述語言 之一 ，是在 20 世紀(jì) 80 年代中期開發(fā)出來的。 ⑷、 FPGA 有大量軟核 ， 可以方便進(jìn)行二次開發(fā) ： FPGA 甚至包含單片機(jī)和 DSP 軟核 ， 并且 IO 數(shù)僅受 FPGA 自身 IO 限制 ， 所以 FPGA又是單片機(jī)和 DSP 的超集 ， 也就是說 ， 單 片機(jī)和 DSP 能實(shí)現(xiàn)的功能 ， FPGA 一般都能實(shí)現(xiàn) 。 比如一個系統(tǒng)有多路 AD、 DA， 單片機(jī)要進(jìn)行仔細(xì)的資源分配 ， 總線隔離 ， 而 FPGA 由于豐富的 IO資源 ， 可以很容易用不同 IO 連接各外設(shè) 。 在高速場合 ， 單片機(jī)無法代替 FPGA。因此， FPGA 的使用非常靈活。當(dāng)需要修改 FPGA 功能時，只需換一片 EPROM 即可。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用 。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 可以說， FPGA 芯片 是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一 。 FPGA 是 ASIC 電路中設(shè)計周期最短、開發(fā)費(fèi)用最低 、 風(fēng)險最小的器件之一。 FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣 一個概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個部分。廠商也可能會提供便宜的但是編輯能力差的FPGA。 FPGA 一般來說比 ASIC（專用集成芯片）的速度要慢，無法完成復(fù)雜的設(shè)計，而且消耗更多的電能。 系統(tǒng)設(shè)計師可以根據(jù)需要通過可編輯的連接把 FPGA 內(nèi)部的邏輯塊連接起來，就好像一個電路試驗(yàn)板被放在了一個芯片里。這些可編輯元件可以被用來實(shí)現(xiàn)一些基本的邏輯門電路（比如 AND、 OR、 XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路出現(xiàn)的，既解決了制定電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。今天 FPGA 幾乎可以用來實(shí)現(xiàn)任何東西，包括通信設(shè)備和軟件定義無線電，雷達(dá)、影像和其它數(shù)字信號處理的應(yīng)用，直至包含硬件和軟件的片上系統(tǒng)。到了 20 世紀(jì) 90 年代末， FPGA 在消費(fèi)、汽車和工業(yè)領(lǐng)域的應(yīng)用經(jīng)歷了爆炸式 增長。 現(xiàn)場可編程門陣列 FPGA 20 世紀(jì) 80 年代中期， FPGA 剛出現(xiàn)時，大部分用來實(shí)現(xiàn)粘合邏輯、中等復(fù)雜度的狀態(tài)機(jī)和相對有限的數(shù)據(jù)處理任務(wù)。高性價比使可編程器件在硬件設(shè)計領(lǐng)域扮演著日益重要的角色。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路芯片，而且希望 ASIC 的設(shè)計周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計出合適的 ASIC 芯片，并且立即投入實(shí)際應(yīng)用之中，因而可編程邏輯器件正處于高速發(fā)展的階段。與普通電路的集成電路相比，它具有設(shè)計開發(fā)周期短、設(shè)計制 造成本低、開發(fā)工具優(yōu)先等特點(diǎn)，因而現(xiàn)在被廣泛地應(yīng)用在數(shù)字通信、圖形圖像、儀表、兵器等系統(tǒng)中。 因此可編程邏輯器件已成為實(shí)現(xiàn) ASIC 的主要手段。 ASIC 通常包括全制定、半制定及可編程邏輯器件（包括簡單的 SPLD 復(fù)雜的 CPLD 和 FPGA）。 推動該潮流迅猛發(fā)展的引擎就是日趨完善的專用集成電路 ASIC（ Application Specific Integrated Circuit） 設(shè)計技術(shù)。 驗(yàn)證 西南科技大學(xué)城市學(xué)院本科生畢業(yè)論文 Ⅱ Based on FPGA serial port munications system design Abstract： UART (. Universal Asynchronous Receiver Transmitter) is in the data munication and the control the widespread use one kind of fullduplex serial data transmission agreement. This design realizes based on the FPGA ponent to the UART baudrate producer, the UART transmitter and the receiver and the conformity electric circuit39。 FPGA 。通過串口調(diào)試助手進(jìn)行驗(yàn)證，其結(jié)果完全符合 UART 協(xié)議的要求和預(yù)期的結(jié)果。 西南科技大學(xué)城市學(xué)院本科生畢業(yè)論文 Ⅰ 基于 FPGA 串口通信系統(tǒng)設(shè)計 摘要 ： UART(即 Universal Asynchronous Receiver Transmitter)是數(shù)據(jù)通信及控制中廣泛使用的一種全雙工串行數(shù)據(jù)傳輸協(xié)議。本設(shè)計基于 FPGA 器件實(shí)現(xiàn)對 UART 的波特率產(chǎn)生器、 UART 發(fā)送器和接收器及其整合電路的模塊化設(shè)計，采用 Verilog HDL 語言對三個功能模塊進(jìn)行硬件描述。 關(guān)鍵詞 ： UART 。 Verilog HDL 。s modular design, uses Verilog the HDL language to carry on the hardware description to three functional modules. Debugs the assistant through the serial port to carry on the confirmation, its result meets. Key words： UART, FPGA , Verilog HDL , Validate 西南科技大學(xué)城市學(xué)院本科生畢業(yè)論文 Ⅲ 目 錄 第一章 緒 論 ..................................................... 1 課題背景 .................................................... 1 現(xiàn)場可編程門陣列 FPGA ..................................... 1 Verilog HDL 簡介 ............................................. 3 第二章 串行通信系統(tǒng) ................................................ 5 概述 ........................................................ 5 通信簡述 .................................................... 5 串行通信概念 ........................................... 6 RS232C 總線 ................................................ 7 RS232C 接口特性 ....................................... 8 串行通信接口組成 ............................................ 9 UART 通信協(xié)議 ............................................ 10 系統(tǒng)整體結(jié)構(gòu) ............................................... 12 第三章 UART 系統(tǒng)設(shè)計 ............................................. 14 UART 簡介 ................................................ 14 接收模塊功能 設(shè)計描述 ....................................... 17 發(fā)送模塊功能設(shè)計描述 ....................................... 23 波特率模塊 ................................................. 30 驗(yàn)證 ....................................................... 31 結(jié) 論 ............................................................ 33 致 謝 ............................................................. 34 參考文獻(xiàn) .......................................................... 35 附錄一 ............................................................ 37 附錄二 ............................................................ 38 西南科技大學(xué)城市學(xué)院本科生畢業(yè)論文 1 第一章 緒 論 課題背景 隨著微電子技術(shù)的發(fā)展， 數(shù)字電路系統(tǒng)正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。 它由早期的電子管、晶體管、小中規(guī)模集成電路