【正文】 ually acmodate many of the same arithmetic unit, thus making the assignment operator FPGA, the speed will be much higher than the generalpurpose DSP chips. FFT operation is relatively simple and fixed structure, suitable for hardware implementation using FPGA and can both speed and flexibility. This paper describes a generic that can be implemented on FPGA 512point FFT transform method. Mainly quartus II of ram, rom, fft, basic operations such as macro block calls. And through vga control module, and keyboard control module enables the signal generation and spectrum measurement and display work. Experimental results show that the design is pleted the system to ensure the accuracy and puting implementation plexity while practicable to plete the design of the overall requirements. [Key words]: FPGA。并且通過 vga 控制模塊，和鍵盤等控制模塊，實(shí)現(xiàn)對信號的產(chǎn)生和頻譜的測量和顯示等工作。本文介紹了一種通用的可以在 FPGA 上實(shí)現(xiàn) 512 點(diǎn) FFT 變換的方法。FPGA 是直接由硬件實(shí)現(xiàn)的，其內(nèi)部結(jié)構(gòu)規(guī)則簡單，通?？梢匀菁{很多相同的運(yùn)算單元，因此 FPGA 在作指定運(yùn)算時(shí)，速度會遠(yuǎn)遠(yuǎn)高于通用的 DSP 芯片?；?FPGA 的 FFT 算法 實(shí)現(xiàn)第 I 頁 共 41 頁畢業(yè)論文基于 FPGA 的 FFT 算法實(shí)現(xiàn)[摘要] 快速傅立葉變換(FFT)作為時(shí)域和頻域轉(zhuǎn)換的基本運(yùn)算，是數(shù)字譜分析的必要前提。傳統(tǒng)的 FFT 使用軟件或 DSP 實(shí)現(xiàn)，高速處理時(shí)實(shí)時(shí)性較難滿足。FFT 運(yùn)算結(jié)構(gòu)相對比較簡單和固定，適于用 FPGA 進(jìn)行硬件實(shí)現(xiàn)，并且能兼顧速度及靈活性。主要對 quartus II 中的 ram，rom，fft，基本運(yùn)算等宏模塊進(jìn)行調(diào)用。實(shí)驗(yàn)果表明，設(shè)計(jì)完成的系統(tǒng)能夠在保證運(yùn)算精度和實(shí)現(xiàn)復(fù)雜度的同時(shí)，切實(shí)可行地完成設(shè)計(jì)的總體要求。 VGA。 ip nuclear基于 FPGA 的 FFT 算法 實(shí)現(xiàn)第 I 頁 共 41 頁目錄1 引言 ....................................................................................................12 設(shè)計(jì)原理 ............................................................................................3 基 2FFT 算法原理 ........................................................................................3 基 4FFT 算法原理 .......................................................................................8 IP 核實(shí)現(xiàn)原理 ..............................................................................................83 FFT 設(shè)計(jì)實(shí)現(xiàn) ..................................................................................13 總體結(jié)構(gòu)設(shè)計(jì) ..............................................................................................13 FFT IPCORE 的建立 ....................................................................................14 測試信號的產(chǎn)生 ..........................................................................................18 dds 原理 ..................................................................................................18 dds 的實(shí)現(xiàn) ..............................................................................................18 測試信號的仿真 .....................................................................................19 顯示模塊設(shè)計(jì) ..............................................................................................19 vga 顯示原理 ..........................................................................................19 vga 的實(shí)現(xiàn) ..............................................................................................22 vga 的仿真測試 ......................................................................................23 存儲單元設(shè)計(jì) .............................................................................................234 系統(tǒng)調(diào)試 ..........................................................................................25 安裝 BYTEBLASTER II 下載電纜 ................................................................25 驅(qū)動程序安裝 ..........................................................................................25 硬件下載 ..................................................................................................26 軟件實(shí)現(xiàn)過程 ..........................................................................................26基于 FPGA 的 FFT 算法 實(shí)現(xiàn)第 II 頁 共 41 頁 FFT 算法測試 ..............................................................................................29 正弦信號的 FFT 測試 ................................................................................29 方波信號的 FFT 測試 .............................................................................30總結(jié)與展望 .........................................................................................................32致謝 .....................................................................................................................33參考文獻(xiàn) .............................................................................................................34附錄 .....................................................................................................35源程序.................................................................................................41基于 FPGA 的 FFT 算法 實(shí)現(xiàn)第 1 頁 共 41 頁1 引言在數(shù)字化高速發(fā)展的今天，對數(shù)字信號處理高速實(shí)時(shí)的要求也不斷提高。FPGA 技術(shù)的五大優(yōu)勢（1）性能：利用硬件并行的優(yōu)勢，F(xiàn)PGA 打破了順序執(zhí)行的模式，在每個時(shí)鐘周期內(nèi)完成更多的處理任務(wù)，超越了數(shù)字信號處理器（DSP）的運(yùn)算能力。2 在硬件層面控制輸入和輸出（I/O）為滿足應(yīng)用需求提供了更快速的響應(yīng)時(shí)間和專業(yè)化的功能。 用戶可以測試一個想法或概念，并在硬件中完成驗(yàn)證，而無需經(jīng)過自定制 ASIC 設(shè)計(jì)漫長的制造過程。 商用現(xiàn)成（COTS）硬件可提供連接至用戶可編程 FPGA 芯片的不同類型的 I/O。（3）成本：自定制 ASIC 設(shè)計(jì)的非經(jīng)常性工程（NRE）費(fèi)用遠(yuǎn)遠(yuǎn)超過基于 FPGA 的硬件解決方案所產(chǎn)生的費(fèi)用。 可編程芯片的特性意味著用戶可以節(jié)省制造成本以及漫長的交貨組裝時(shí)間。（4）穩(wěn)定性：軟件工具提供了編程環(huán)境，F(xiàn)PGA 電路是真正的編程“硬”執(zhí)行過程。 驅(qū)動層控制著硬件資源，而操作系統(tǒng)管理內(nèi)存和處理器的帶寬。 而 FPGA 不使用操作系統(tǒng)，擁有真正的并行執(zhí)行和專注于每一項(xiàng)任務(wù)的確定性硬件，可減少穩(wěn)定性方面出現(xiàn)問題的可能。 舉例來說，數(shù)字通信協(xié)議包含了可隨時(shí)間改變的規(guī)范，而基于 ASIC 的接口可能會造成維護(hù)和向前兼容方面的困難。 隨著產(chǎn)品或系統(tǒng)成熟起來，用戶無需花費(fèi)時(shí)間重新設(shè)計(jì)硬件或修改電路板布局就能增強(qiáng)功能。它是頻譜分析的必要前提，是數(shù)字信號處理的核心工具之一。尤其是在要求較高的信號處理系統(tǒng)中，F(xiàn)FT 的處理速度往往是整個系統(tǒng)設(shè)計(jì)性能的關(guān)鍵。硬件實(shí)現(xiàn) FFT 的方式主要有三種：通用數(shù)字信號處理器(DSP)、專用的 FFT 芯片(ASIC)、可編程邏輯器件(以 FPGA 為代表)。采用 ASIC 芯片雖然可以達(dá)到較高的處理速度，但是靈活性差，特別是使用定制的大規(guī)模集成電路的時(shí)候，需要較高的開發(fā)和研制費(fèi)用，不易擴(kuò)展。FPGA 以高性能、高靈活性、友好的開發(fā)環(huán)境、在線可編程等特點(diǎn)可以使基于 FPGA 的設(shè)計(jì)滿足實(shí)時(shí)數(shù)字信號處理的要求?？删幊踢壿嬈骷试S設(shè)計(jì)人員利用并行處理技術(shù)實(shí)現(xiàn)高速信號處理算法，并且只需單個器件就能實(shí)現(xiàn)期望的性能。當(dāng)通用的 DSP 無法達(dá)到速度要求時(shí)，唯一的選擇是增加處理器的數(shù)目，或者采用定制門陣列產(chǎn)品。采用現(xiàn)場可編程器件不僅加快了產(chǎn)品上市時(shí)間，還可滿足現(xiàn)在和下一代便攜式設(shè)計(jì)所需要的成本、性能、尺寸等方面的要求，并提供系統(tǒng)級支持。FFT 運(yùn)算結(jié)構(gòu)相對而言比較簡單和固定，適于用 FPGA 進(jìn)行硬件實(shí)現(xiàn)，并且能兼顧其速度及靈活性。而選擇內(nèi)部嵌有多個乘法器內(nèi)核的 FPGA 芯片就可以很輕易地消除這一嚴(yán)重的資源浪費(fèi)現(xiàn)象。本論文就是在這樣一個背景下提出一種基于 FPGA 的 512 點(diǎn)基 2FFT 算法的具體實(shí)現(xiàn)方法。基于 FPGA 的 FFT 算法 實(shí)現(xiàn)第 3 頁 共 41 頁2 設(shè)計(jì)原理 基 2FFT 算法原理 長度為 N 的有限長序列 x(n)的 DFT 的表達(dá)式為 (21)1.,0)()(10?????NkWnxkXNx(n)在一般情況下是為復(fù)數(shù)序列的。那么對于 N 個 k 值，一共需要 N(N1)次復(fù)數(shù)加法運(yùn)算。從上面的說明中可以看出，N 點(diǎn) DFT 的乘法和加法運(yùn)算次數(shù)均與 成正2 2N