【正文】 基于 FPGA 的 FFT 算法 實(shí)現(xiàn)第 I 頁(yè) 共 41 頁(yè)畢業(yè)論文基于 FPGA 的 FFT 算法實(shí)現(xiàn)[摘要] 快速傅立葉變換(FFT)作為時(shí)域和頻域轉(zhuǎn)換的基本運(yùn)算，是數(shù)字譜分析的必要前提。傳統(tǒng)的 FFT 使用軟件或 DSP 實(shí)現(xiàn)，高速處理時(shí)實(shí)時(shí)性較難滿足。FPGA 是直接由硬件實(shí)現(xiàn)的，其內(nèi)部結(jié)構(gòu)規(guī)則簡(jiǎn)單，通?？梢匀菁{很多相同的運(yùn)算單元，因此 FPGA 在作指定運(yùn)算時(shí)，速度會(huì)遠(yuǎn)遠(yuǎn)高于通用的 DSP 芯片。FFT 運(yùn)算結(jié)構(gòu)相對(duì)比較簡(jiǎn)單和固定，適于用 FPGA 進(jìn)行硬件實(shí)現(xiàn)，并且能兼顧速度及靈活性。本文介紹了一種通用的可以在 FPGA 上實(shí)現(xiàn) 512 點(diǎn) FFT 變換的方法。主要對(duì) quartus II 中的 ram，rom，fft，基本運(yùn)算等宏模塊進(jìn)行調(diào)用。并且通過(guò) vga 控制模塊，和鍵盤等控制模塊，實(shí)現(xiàn)對(duì)信號(hào)的產(chǎn)生和頻譜的測(cè)量和顯示等工作。實(shí)驗(yàn)果表明，設(shè)計(jì)完成的系統(tǒng)能夠在保證運(yùn)算精度和實(shí)現(xiàn)復(fù)雜度的同時(shí)，切實(shí)可行地完成設(shè)計(jì)的總體要求。 [關(guān)鍵詞]FPGA；VGA ；FFT；ip 核基于 FPGA 的 FFT 算法 實(shí)現(xiàn)第 II 頁(yè) 共 41 頁(yè)Implementation of FFT algorithm based on FPGA[Abstract]: Fast Fourier Transform (FFT) as a time domain and the frequency domain conversion of the basic operation, the digital spectrum analysis prerequisite. The traditional FFT implemented using software or DSP, realtime highspeed processing more difficult to meet. FPGA is a direct hardware implementation, and its internal structure rules are simple, you can usually acmodate many of the same arithmetic unit, thus making the assignment operator FPGA, the speed will be much higher than the generalpurpose DSP chips. FFT operation is relatively simple and fixed structure, suitable for hardware implementation using FPGA and can both speed and flexibility. This paper describes a generic that can be implemented on FPGA 512point FFT transform method. Mainly quartus II of ram, rom, fft, basic operations such as macro block calls. And through vga control module, and keyboard control module enables the signal generation and spectrum measurement and display work. Experimental results show that the design is pleted the system to ensure the accuracy and puting implementation plexity while practicable to plete the design of the overall requirements. [Key words]: FPGA。 VGA。 FFT。 ip nuclear基于 FPGA 的 FFT 算法 實(shí)現(xiàn)第 I 頁(yè) 共 41 頁(yè)目錄1 引言 ....................................................................................................12 設(shè)計(jì)原理 ............................................................................................3 基 2FFT 算法原理 ........................................................................................3 基 4FFT 算法原理 .......................................................................................8 IP 核實(shí)現(xiàn)原理 ..............................................................................................83 FFT 設(shè)計(jì)實(shí)現(xiàn) ..................................................................................13 總體結(jié)構(gòu)設(shè)計(jì) ..............................................................................................13 FFT IPCORE 的建立 ....................................................................................14 測(cè)試信號(hào)的產(chǎn)生 ..........................................................................................18 dds 原理 ..................................................................................................18 dds 的實(shí)現(xiàn) ..............................................................................................18 測(cè)試信號(hào)的仿真 .....................................................................................19 顯示模塊設(shè)計(jì) ..............................................................................................19 vga 顯示原理 ..........................................................................................19 vga 的實(shí)現(xiàn) ..............................................................................................22 vga 的仿真測(cè)試 ......................................................................................23 存儲(chǔ)單元設(shè)計(jì) .............................................................................................234 系統(tǒng)調(diào)試 ..........................................................................................25 安裝 BYTEBLASTER II 下載電纜 ................................................................25 驅(qū)動(dòng)程序安裝 ..........................................................................................25 硬件下載 ..................................................................................................26 軟件實(shí)現(xiàn)過(guò)程 ..........................................................................................26基于 FPGA 的 FFT 算法 實(shí)現(xiàn)第 II 頁(yè) 共 41 頁(yè) FFT 算法測(cè)試 ..............................................................................................29 正弦信號(hào)的 FFT 測(cè)試 ................................................................................29 方波信號(hào)的 FFT 測(cè)試 .............................................................................30總結(jié)與展望 .........................................................................................................32致謝 .....................................................................................................................33參考文獻(xiàn) .............................................................................................................34附錄 .....................................................................................................35源程序.................................................................................................41基于 FPGA 的 FFT 算法 實(shí)現(xiàn)第 1 頁(yè) 共 41 頁(yè)1 引言在數(shù)字化高速發(fā)展的今天，對(duì)數(shù)字信號(hào)處理高速實(shí)時(shí)的要求也不斷提高。因此為了滿足這些要求，國(guó)內(nèi)外都在研究實(shí)現(xiàn)數(shù)字信號(hào)處理的新方法，本論文主要研究基于 FPGA 的方法來(lái)實(shí)現(xiàn) FFT 算法，并通過(guò)對(duì)算法結(jié)構(gòu)的內(nèi)部?jī)?yōu)化設(shè)計(jì)使其相較于傳統(tǒng)的實(shí)現(xiàn)方法更具優(yōu)勢(shì)。FPGA 技術(shù)的五大優(yōu)勢(shì)（1）性能：利用硬件并行的優(yōu)勢(shì)，F(xiàn)PGA 打破了順序執(zhí)行的模式，在每個(gè)時(shí)鐘周期內(nèi)完成更多的處理任務(wù)，超越了數(shù)字信號(hào)處理器（DSP）的運(yùn)算能力。 著名的分析與基準(zhǔn)測(cè)試公司 BDTI，發(fā)布基準(zhǔn)表明在某些應(yīng)用方面，F(xiàn)PGA 每美元的處理能力是 DSP 解決方案的多倍。2 在硬件層面控制輸入和輸出（I/O）為滿足應(yīng)用需求提供了更快速的響應(yīng)時(shí)間和專業(yè)化的功能。（2）上市時(shí)間：盡管上市的限制條件越來(lái)越多，F(xiàn)PGA 技術(shù)仍提供了靈活性和快速原型的能力。 用戶可以測(cè)試一個(gè)想法或概念，并在硬件中完成驗(yàn)證，而無(wú)需經(jīng)過(guò)自定制 ASIC 設(shè)計(jì)漫長(zhǎng)的制造過(guò)程。3 由此用戶就可在數(shù)小時(shí)內(nèi)完成逐步的修改并進(jìn)行 FPGA 設(shè)計(jì)迭代，省去了幾周的時(shí)間。 商用現(xiàn)成（COTS）硬件可提供連接至用戶可編程 FPGA 芯片的不同類型的 I/O。 高層次的軟件工具的日益普及降低了學(xué)習(xí)曲線與抽象層，并經(jīng)常提供有用的 IP 核（預(yù)置功能）來(lái)實(shí)現(xiàn)高級(jí)控制與信號(hào)處理。（3）成本：自定制 ASIC 設(shè)計(jì)的非經(jīng)常性工程（NRE）費(fèi)用遠(yuǎn)遠(yuǎn)超過(guò)基于 FPGA 的硬件解決方案所產(chǎn)生的費(fèi)用。 ASIC 設(shè)計(jì)初期的巨大投資表明了原始設(shè)備制造商每年需要運(yùn)輸數(shù)千種芯片，但更多的最終用戶需要的是自定義硬件功能，從而實(shí)現(xiàn)數(shù)十至數(shù)百種系統(tǒng)的開發(fā)。 可編程芯片的特性意味著用戶可以節(jié)省制造成本以及漫長(zhǎng)的交貨組裝時(shí)間。 系統(tǒng)的需求時(shí)時(shí)都會(huì)發(fā)生改變，但改變FPGA 設(shè)計(jì)所產(chǎn)生的成本相對(duì) ASCI 的巨額費(fèi)用來(lái)說(shuō)是微不足道的。（4）穩(wěn)定性：軟件工具提供了編程環(huán)境，F(xiàn)PGA 電路是真正的編程“硬”執(zhí)行過(guò)程。 基于處理器的系統(tǒng)往往包含了多個(gè)抽象層，可在多個(gè)進(jìn)程之間計(jì)劃任務(wù)、共享資源。 驅(qū)動(dòng)層控制著硬件資源，而操作系統(tǒng)管理內(nèi)存和處理器的帶寬。 對(duì)于任何給定的處理器內(nèi)核，一次只能執(zhí)行一個(gè)指