【正文】 ④生成 FFR 模塊。在 Quartus II 主界面中，在 FFT 兆核函數(shù)向?qū)е袉螕簟癝tep 1：Parameterize”打開 FFT 參數(shù)設(shè)置對話框，具體參數(shù)設(shè)置如下：(a)在 Parameters 選項卡設(shè)置 FFT 變換長度(Transform Length)為 512，數(shù)據(jù)精度(Data Precision)和旋轉(zhuǎn)因子精度(Twiddle Precision)為 8 位，如圖 所示。MegaCore 不附帶在 Quartus II 軟件中，需要單獨向Altera 公司購買或申請試用版。(8)建立 ALTSQRT 宏單元，命名為 sqrt，具體設(shè)置如下：選擇輸入數(shù)據(jù)寬度為 17 位，并選中“Yes，1 want an output latency of 8 clock cycles，后設(shè)置 8 級流水線，其他的參數(shù)按默認設(shè)置。(5)建立 LPM RAM DP 宏單元，命名為 sample_dpram，具體設(shè)置如下：①在 a number LPM_RAM_DP 向?qū)У?page3 頁選擇 With one read port and one write port和 As one word 兩個選項；②在 page4 頁設(shè)置儲存器的數(shù)據(jù)個數(shù)為 512，數(shù)據(jù)寬度為 8 位；③在 page5 頁設(shè)置時鐘方式為“Dual clock：use separate‘read’ and ‘write’④在 page7 頁取消讀輸出端口寄存器項，即取消“Read output port(s)‘q”’，clocks；同時選中創(chuàng)建時鐘使能信號項Create one clock enable signal”⑤其他的按默認設(shè)置。ByteBlaster II 下載電纜安裝過程如下：①在 Quartus II 軟件的主界面中點擊 Hardware setup 進入圖 所示的 Hardware Set—up 對話框；②單擊 Add Hardware 按鈕進入圖 所示的 Add Hardware 對話框。安裝結(jié)束后需重新啟動計算機，Altera ByteBlaster II 下載線才能正常使用。查看方法如圖 所示，在設(shè)備管理器中查看。啟動 Quartus II 軟件中 MegaWizard PlugIn Manager 工具，并選擇 lpm_ram_dp，如圖 所示。 圖 仿真結(jié)果圖 存儲單元設(shè)計在 FFT 處理單元中存儲器是必不可少的單元，蝶形運算數(shù)據(jù)的輸入輸出和中間結(jié)果的存儲都要經(jīng)過存儲器,因此它們的頻繁讀寫操作對整個 FFT 處理速度影響較大。 邊沿檢測電路基于 FPGA 的 FFT 算法 實現(xiàn)第 23 頁 共 41 頁 vga 的仿真測試以上各功能模塊在 quartusⅡ軟件中的仿真結(jié)果如圖 。柵格和時間標線的顯示比較簡單，只要在顯示區(qū)域?qū)?yīng)的位置（比如當 hcount 為 0、40 時）輸出柵格顏色數(shù)據(jù)就可以了，若要顯示虛線，則需將 vcount 值也做比較（比如當 vcount 為 5時顯示，vcount 為 0、4不顯示） 。但高電平與低電平跳變時的垂直線怎的顯示，在 RAM 數(shù)據(jù)讀取出來之后再加一級寄存器做個邊沿檢測電路（如圖 5. 14 所示，其中 XOR 為“異或”門） ，當 Din0（即 DO）的值產(chǎn)生變化時，在 mark 端即輸出高電平（Din0 發(fā)生變化后，在CLK 到來之前 Dout0 的值是保持不變的，兩不同值經(jīng)“異或”門“異或”后即輸出“1” ） 。這樣整個顯示器的顯示區(qū)域就劃分完波形顯示格式，其中屏幕的背景顏色為淺藍色，柵格線為黑色，波形為綠色間標線為紅色。下面將對個功能模塊進行簡單的介紹。END PROCESS。 藍色。 紫色。 黃色ELSIF vcount214 THENh_dat=X1f。END PROCESS。ELSE v_dat=X00。ELSIF hcount623 THENv_dat=Xe0。 青色ELSIF hcount463 THENv_dat=X1c。BEGINIF RISING_EDGE(vga_clk)THEN基于 FPGA 的 FFT 算法 實現(xiàn)第 21 頁 共 41 頁IF hcount223 THENv_dat=XFF。顏色對應(yīng)的編碼為：表 1 VGA 顏色編碼顏 色 黑 藍 紅 品 綠 青 黃 白G 0 0 0 0 1 1 1 1R 0 0 1 1 0 0 1 1B 0 1 0 1 0 1 0 1在設(shè)計完彩條信號發(fā)生器的基礎(chǔ)上很容易完成漢字/圖像的設(shè)計。顯示控制器設(shè)計提示：顯示器的技術(shù)規(guī)格提供的行頻一般都滿足在 3045KHz（保守數(shù)據(jù)） ，場頻一般滿足在 5075Hz（保守數(shù)據(jù)） ，針對以上保守數(shù)據(jù)，我們以 30KHz 的行頻進行掃描時所需時鐘頻率為：30KHz800（行周期）=24MHz,則場頻為：30KHz247。對于 5 個信號的時序驅(qū)動，對于 VGA 顯示器要嚴格遵循“VGA 工業(yè)標準” ，即 64048060Hz模式。常見的彩色顯示器，一般由 CRT（陰極射線管）構(gòu)成，彩色是由 G、R、B（綠：Green，紅：Red，藍：Blue）三基色組成。最終通過 da 轉(zhuǎn)換使輸出成為正弦波。將 dds_top. bdf 設(shè)置為頂層實體。（2）編寫代碼（3)建立 ROM 宏單元并命名為 ddsrom，設(shè)置數(shù)據(jù)個數(shù)為 4096，數(shù)據(jù)寬度為 10 位，初始化數(shù)據(jù)選擇 文件。調(diào)節(jié) M 可以2改變?nèi)拥狞c數(shù)，從而改變頻率。DDS 具體工作過程如下：每來一個時鐘脈沖 clk，N 位全加器將頻率控制數(shù)據(jù) M 與累加寄存器輸出的累加相位數(shù)據(jù) N 相加，把相加后的結(jié)果送至累加寄存器的輸入端。正(余)弦查找表的數(shù)據(jù)存放在 ROM 中，內(nèi)部存有一個周期的正弦波信號的數(shù)字幅度信息，每個查找表的地址對應(yīng)于正弦波中 0176。圖中的相位累加器由Ｎ位全加器和Ｎ位累加寄存器級聯(lián)而成，可對頻率控制字的二進制碼進行累加運算，是典型的反饋電路。④生成 FFT 模塊。在 Quartus II 主界面中，在 FFT 兆核函數(shù)向?qū)е袉螕簟癝tep 1：Parameterize”打開 FFT 參數(shù)設(shè)置對話框，具體參數(shù)設(shè)置如下： (a)在 Parameters 選項卡設(shè)置 FFT 變換長度(Transform Length)為 512，數(shù)據(jù)精度(Data Precision)和旋轉(zhuǎn)因子精度(Twiddle Precision)為 8 位，如圖 所示。MegaCore 不附帶在 Quartus II 軟件中，需要單獨向Altera 公司購買或申請試用版。信號采樣部分會定時采樣數(shù)據(jù)并進行存儲；FFT 運算部分負責對采樣數(shù)據(jù)進行換算，并將換算后的數(shù)據(jù)存人雙口 RAM?；?FPGA 的 FFT 算法 實現(xiàn)第 13 頁 共 41 頁3 FFT 設(shè)計實現(xiàn) 總體結(jié)構(gòu)設(shè)計設(shè)計的總體方框結(jié)構(gòu)圖如圖 所示。下一個輸入模塊的起點由 mastersinksop 脈沖確定。在下一個時鐘周期，master—sink_sop 信號被復(fù)位，并以自然順序加載后面的 N1 個復(fù)輸數(shù)據(jù)樣點。這種數(shù)據(jù)流結(jié)構(gòu)的仿真結(jié)果如圖 所示。 當 FFT 已經(jīng)完成了輸入模塊的變換，并且從設(shè)備匯端(Slave Sink)將 master_source—dav 號置高電平（表示數(shù)據(jù)從設(shè)備接收器可以接收輸出數(shù)據(jù)模塊）時，F(xiàn)FT 將 master—source—ena 號置高電平，并且以自然順序輸出復(fù)數(shù)變換域數(shù)據(jù)模塊。圖 FFT Streaming 數(shù)據(jù)流結(jié)構(gòu)輸入流程控制時序在 streaming 數(shù)據(jù)流結(jié)構(gòu)中，F(xiàn)FT 函數(shù)希望輸入端的輸人數(shù)據(jù)連續(xù)可用，因此，mastersink_ena 會一直保持高電平，除非系統(tǒng)復(fù)位，或 master_sink_dav 信號復(fù)位顯示輸人數(shù)據(jù)模塊完整，或由于 master _sink_sop 信號置高電平失敗，master_sink_ena 信號才復(fù)位。作為回應(yīng)，F(xiàn)FT 函數(shù)將 Masterink_ena 信號置為高電平，表明有能力接收這些輸人信哆。1)流(Streaming)I/0 數(shù)據(jù)流結(jié)構(gòu)流 I/O 數(shù)據(jù)流結(jié)構(gòu)允許輸入數(shù)據(jù)連續(xù)處理，并輸出連續(xù)的復(fù)數(shù)據(jù)流，這個過程中不需要停止FFT 數(shù)據(jù)流進出。 圖 四輸出 F 訂引擎結(jié)構(gòu)(2)單輸出 FFT 引擎結(jié)構(gòu)在需要最小尺寸 FFT 函數(shù)的應(yīng)用中，單輸出引擎最適合。四輸出(Quadoutput)指的是內(nèi)部 FFT 蝶形處理器的吞吐量，這種引擎實現(xiàn)結(jié)構(gòu)可以在一個單時鐘周期內(nèi)計算所有四個基 4 蝶形復(fù)數(shù)輸出。為了在連續(xù)輸出模塊中產(chǎn)生統(tǒng)一的比例，必須用最終的指數(shù)對 FFT 函數(shù)輸出進行比例換算。 塊浮點結(jié)構(gòu)保證了在 FFT 函數(shù)和整個轉(zhuǎn)換過程中數(shù)據(jù)位數(shù)的完整使用。每次通過 FFT 處理器都要完成 次運算。序列 r(n)的 N 點 DFT 如下所示： (227) 1.,0)()(/)210 ????kenxakXNpnkjN N 點 IDFT 如下所示： 1.,0][1)(/20??nekaNnxNpj (228) DFT 直接計算的復(fù)雜性可以通過快速傅里葉變換(FFT)算法大大降低。后 3 級類推。239。由此圖更加直觀地看出 FFT 算法的優(yōu)越性，從圖 35 可以明顯的看出，N 越大時，優(yōu)越性就越明顯。所以，M 級運算總共需要的復(fù)數(shù)乘次數(shù)為 (224)C2log2)(??復(fù)數(shù)加次數(shù)為 (225)NA2l)(?而由前面的介紹，直接計算 N 點的 DFT 需要 次復(fù)數(shù)乘法以及 N(N1)次復(fù)數(shù)加法運算。圖中用到關(guān)系式 。與第一次分解相同，x3(l)和 x4(l)為 x1(r)按奇偶分解成的兩個長為 N/4 的子序列，即 （215）3241(),01,)4xll???????那么，X1(k)又可表示為 )12(/14/02/14/01 ()()( ??????lkNNiklNi WlxxkX = klikNkli 4/14/024/14/03 )()(????? = (216)12/,42/3Xxk?其中 (217))]([)()( 34/14/033 lxDFTWlxkklNNi ???? 　 (218))]([)()( 44/1/04 llkli??基于 FPGA 的 FFT 算法 實現(xiàn)第 6 頁 共 41 頁同理，由 X3(k)和 X4(k)的周期性和 的對稱性 最后得到：2NWm/42/2kNkW??? (219)1,0,)()(/()42/31 ??????XkkkN?同理可得 (220)4/,)()(4/()62/52 ??NkWkNkXkN?其中有 (221))]([)()( 54/14/055 lxDFTlxklNi ???? (222))]([)()( 64/14/066 llkXklNi?? (223)1/,)12()65 ?????Nlxl?這樣，如圖 所示，經(jīng)過第二次的分解，一個 N/2 點的 DFT 就被拆分成為了兩個 N/4 點的DFT 了。由前面的說明可以知道，計算一個 N/2 點 DFT 需要 次復(fù)數(shù)乘法和 N/2(N/21)次復(fù)數(shù)加法。ABCA + B CA B C基于 FPGA 的 FFT 算法 實現(xiàn)第 5 頁 共 41 頁圖 蝶形運算符號采用蝶形運算符號的這種圖示方法，可以用圖 來表示前面所講到的運算。設(shè)序列 x(n)的長度為 N，并且有以下的條件成立,M 為自然數(shù) (24)2M?x1(r)和 x2(r)是 x(n)按 n 的奇偶性分解成的兩個 N/2 點的子序列，如下式所示， (25)1()xr0,12Nr???， (26)2)??,?基于 FPGA 的 FFT 算法 實現(xiàn)第 4 頁 共 41 頁那么 x(n)的 DFT 為 ()()()knknNNnXkxWx????? /21/21(21)00(krkrNr W??? (27)/21/21200()()NNkkrrrxx????由于 (28)222 2/jkrNjkrkr krNWeW??????所以 (29)/21/21/2/21200()()()()+()Nkr krkNNNr rXkxxX?????=0,1,…,N1 其中 X1(k)和 X2(k)分別為 x1(r)和 x2(r)的 N/2 點 DFT，即 (210) /211/210()()[()]NkrNrXkxWDFTxr???