【正文】 畢 業(yè) 設 計（論 文） 設計(論文)題目： 基于FPGA的頻率測量儀的設計 金陵科技學院學士學位論文 目錄目 錄摘 要 IIAbstract III1 緒 論 12 相關技術綜述 3 ………………………………………………………………………...3 VHDL ……………………………………………………………………….3 EDA ………………………………………………………………………....4 QuartusⅡ……………………………………………………….……..............43 系統(tǒng)整體設計 7 …………………………………………………………................ 7 ……………………………………………………………….7 ………………………………………………………….84 系統(tǒng)各個模塊設計及仿真 9 ……………………………………………………………….9 分頻器模塊設計及仿真 9 閘門選擇器模塊設計及仿真 10 門控電路模塊設計及仿真 12 計數(shù)器模塊設計及仿真 13 鎖存器模塊設計及仿真 16 譯碼顯示器模塊設計及仿真 18 頂層文件 20 …………………………………………………….....20 ……………………………………………………….21結 論 22參考文獻 23附 錄…………………………………………………………………………….. 24致 謝 …………………………………………………………………………… 39IV金陵科技學院學士學位論文 摘要基于FPGA的頻率測量儀的設計摘 要本文介紹了基于FPGA的數(shù)字頻率計的設計方法。設計采用硬件描述語言VHDL進行編程，并在軟件平臺QuartusⅡ，讓該頻率計可以在較高的時鐘頻率下正常工作。該數(shù)字頻率計采用測頻的方法能基本測量1Hz到10MHz之間的信號。我在設計時設計類六個模塊，執(zhí)行不同的功能，然后利用這六個模塊，綜合成一頂層文件，來實現(xiàn)頻率計的功能設計，并且使用仿真軟件QuartusⅡ。關鍵詞: VHDL，數(shù)字頻率計，F(xiàn)PGA ，QuartusⅡ金陵科技學院學士學位論文 AbstractDesign of frequency measuring instrument based on FPGAAbstractIt is introduced in this paper that the design method of digital frequency meter based on FPGA , which use hardware description languageVHDL in software development platform QuartusⅡ and word in relatively highspeed clock .The frequency meter uses the method of frequency measurement ,which could accurately measure the frequency of signals from 1Hz to 10MHz. I design six modules in the design, perform different functions ,Then using these six modules, integrated into a toplevel files, to realize the function of the design frequency, This system uses the simulation tool QuartusⅡ to run and debug the VHDL program.Keywords: VHDL, Frequency measurement ,digital frequency meter，F(xiàn)PGA ，QuartusⅡ金陵科技學院學士學位論文 第1章 緒論1 緒 論：頻率測量儀是一種應用非常廣泛的電子測量儀器，近年來隨著科技發(fā)展頻率測量儀被廣泛應用于各個領域。頻率測量儀是一種基礎測量儀器，目前已有30年的歷史。人們衡量頻率測量儀的標準是測量的范圍以及測量的精度。如今技術發(fā)展飛快，基本技術已經應用完善，應用現(xiàn)代技術我們可以輕松擴展頻率測量儀的測頻上限。對于電子技術來說，雖然我國發(fā)展迅速，但就整體來講我國與西方國家的差距還是很大的，我們必須更加重視這個現(xiàn)狀，努力學習和研究電子技術，學習國外先進文化，才有可能超越他們成為科技強國。：隨著科學技術的發(fā)展，我們對頻率測量儀的要求也越來越高?，F(xiàn)在頻率測量儀使用操作方便，量程寬，可靠性能高，價格低，分辨率高，精度高，穩(wěn)定度高，測量速率高；除通常通用計數(shù)器所具有的功能外，還有數(shù)據處理功能，時域分析功能，電壓測量等其他功能。這些要求有的已經實現(xiàn)或者部分實現(xiàn)，但要真正實現(xiàn)這些目標，還有許多工作要做，而不是表面看來似乎發(fā)展到頭了。由于計算機技術的發(fā)展，頻率測量儀設計技術也不斷地進步，靈敏度不斷提高，頻率范圍不斷擴大，功能不斷地增加。為了能正確地測量不同類型的信號，必須了解待測信號特性以及各種頻率測量儀器的性能和優(yōu)缺點。：數(shù)字電路技術的進步，使系統(tǒng)設計人員可以在更小的空間實現(xiàn)更多的功能，提高了系統(tǒng)可靠性和速度。如今，頻率測量儀已經不單是測量信號頻率的裝置了，還可以用它測量方波脈沖的脈寬。在人們的生活中頻率計也發(fā)揮著越來越重要的作用。在以后的生活中它將更廣泛的用于各個領域，而且更加精確測量范圍更廣。順應電子技術的發(fā)展趨勢，可編程邏輯器件和EDA 技術使設計方法發(fā)生了質的變化。把以前“電路設計+硬件搭試+調試焊接”轉化為“功能設計+軟件模擬+仿真下載”。利用EDA 開發(fā)工具，采用可編程邏輯器件CPLD／FPGA 使硬件的功能可通過編程來實現(xiàn)，這種新的基于芯片的設計方法能夠使設計者有更多機會充分發(fā)揮創(chuàng)造性思維，實現(xiàn)多種復雜數(shù)字邏輯系統(tǒng)的功能，將原來由電路板設計完成的工作放到芯片的設計中進行，減少了連線和體積，提高了集成度，降低了干擾，大大減輕了電路設計和PCB設計的工作量和難度，增強了設計的靈活性，有效地提高了工作效率，增加了系統(tǒng)的可靠性和穩(wěn)定性，提高了技術指標。近年來隨著科技的飛速發(fā)展，F(xiàn)PGA的應用正在不斷地走向深入，在很多領域中FPGA往往是作為一個核心來使用。而且FPGA的應用也越來越頻繁越來越方便。目的：我們要能熟練運用FPGA技術、VHDL編程語言以及電路電子知識，設計出綜合的數(shù)字系統(tǒng)，進一步理解電子設計自動化——EDA技術。并且能夠利用VHDL語言，在QuartusII開發(fā)環(huán)境中編程、調試、仿真、并能將程序下載到FPGA中，并結合輔助電路，來完成頻率測量儀的設計。通過本課題的設計，能夠培養(yǎng)我們綜合運用知識的能力，實踐應用的能力，分析問題與解決問題的能力，激發(fā)我們的創(chuàng)新精神。意義：頻率測量儀是計算機、廣播等通訊設備、音頻視頻等科研生產領域不可缺少的測量儀器。因此，頻率的測量以及測量的精度是否高就顯得更為重要。在電子技術中，頻率是最基本的參數(shù)之一，并且與許多電參量的測量方案、測量結果都有十分密切的關系，因此頻率的測量就顯得尤為重要。測量頻率的方法有多種，其中頻率測量儀具有使用方便、測量迅速，以及便于實現(xiàn)測量過程自動化等優(yōu)點，是頻率測量的重要手段之一。如今頻率測量儀在電子測量、航海、軍事、探測、等眾多領域都得到了應用。1. 編程時用硬件描述語言VHDL語言來實現(xiàn)頻率測量儀功能，使其能計算出某一段時間內的待測信號的脈沖個數(shù)，并且能夠通過數(shù)碼管顯示出來。2. 、功能仿真與時序仿真，來驗證頻率測量儀邏輯功能的正確性。在仿真通過后 42金陵科技學院學士學位論文 第2章相關技術綜述2 相關技術綜述 FPGA（可編程邏輯器件）FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產物[8]。我們認為，基于EDA技術的FPGA/CPLD器件的開發(fā)應用可以從根本上解決MCU所遇到的問題。與MCU相比，F(xiàn)PGA/CPLD的優(yōu)勢是多方面的和根本性的:(1).編程方式簡便、先進。FPGA產品越來越多地采用了先進的 (BST)技術(由聯(lián)合測試行動小組，JTAG開發(fā))和 ISP(在系統(tǒng)配置編程方式)。在+5 V工作電平下可隨時對正在工作的系統(tǒng)上的 FPGA進行全部或部分地在系統(tǒng)編程，并可進行所謂菊花鏈式多芯片串行編程，對于SRAM結構的FPGA，其下載編程次數(shù)幾乎沒有限制(如Altera公司的FLEXIOK系列)。這種編程方式可輕易地實現(xiàn)紅外編程、超聲編程或無線編程，或通過電話線遠程在線編程。這些功能在工控、智能儀器儀表、通訊和軍事上有特殊用途。(2).高速。FPGA的時鐘延遲可達納秒級，結合其并行工作方式，在超高速應用領域和實時測控方面有非常廣闊的應用前景。(3).高可靠性。在高可靠應用領域，MCU的缺憾為FPGA的應用留下了很大的用武之地。除了不存在MCU所特有的復位不可靠與PC可能跑飛等固有缺陷外，F(xiàn)PGA的高可靠性還表現(xiàn)在幾乎可將整個系統(tǒng)下載于同一芯片中，從而大大縮小了體積，易于管理和屏蔽。(4).開發(fā)工具和設計語言標準化，開發(fā)周期短。由于FPGA/CPLD的集成規(guī)模非常大，集成度可達數(shù)百萬門[14]。因此，F(xiàn)PGA的設計開發(fā)必須利用功能強大的EDA工具，通過符合國際標準的硬件描述語言(如VHDL或 VerilogHDL)來進行電子系統(tǒng)設計和產品開發(fā)。由于開發(fā)工具的通用性、設計語言的標準化以及設計過程幾乎與所用的FPGA器件的硬件結構沒有關系，所以設計成功的各類邏輯功能塊軟件有很好的兼容性和可移植性，它幾乎可用于任何型號的FPGA中，由此還可以以知識產權的方式得到確認，并被注冊成為所謂的IP芯核，從而使得片上系統(tǒng)的產品設計效率大幅度提高。由于相應的EDA軟件功能完善而強大，仿真方式便捷而實時，開發(fā)過程形象而直觀，兼之硬件因素涉及甚少，因此可以在很短時間內完成十分復雜的系統(tǒng)設計，這正是產品快速進入市場的最寶貴的特征。美國TI公司認為，一個ASIC 80 %的功能可用IP芯核等現(xiàn)成邏輯合成。EDA專家預言，未來的大系統(tǒng)的FPGA 設計僅僅是各類再應用邏輯與IP芯核的拼裝，其設計周期最少僅數(shù)分鐘。(5).功能強大，應用廣闊。目前，F(xiàn)PGA可供選擇范圍很大，可根據不同的應用選用不同容量的芯片。利用它們可實現(xiàn)幾乎任何形式的數(shù)字電路或數(shù)字系統(tǒng)的設計。隨著這類器件的廣泛應用和成本的大幅度下降，F(xiàn)PGA在系統(tǒng)中的直接應用率正直逼ASIC的開發(fā)。同時，F(xiàn)PGA設計方法也有其局限性。這主要體現(xiàn)在以下幾點:(1).FPGA設計軟件一般需要對電路進行邏輯綜合優(yōu)化(Logic Synthesis amp。 Optimization)，以得到易于實現(xiàn)的結果，因此，最終設計和原始設計之間在邏輯實現(xiàn)和時延方面具有一定的差異。從而使傳統(tǒng)設計方法中經常采用的一些電路形式(特別是一些異步時序電路)在FPGA/CPLD設計方法中并不適用。這就要求設計人員更加了解FPGA/CPLD設計軟件的特點，才能得到優(yōu)化的設計。(2).FPGA一般采用查找表(LUT)結構(Xilinx), ANDOR結構(Altera)或多路選擇器結構(Actel)，這些結構的優(yōu)點是可編程性，缺點是時延過大，造成原始設計中同步信號之間發(fā)生時序偏移。同時，如果電路較大，需要經過劃分才能實現(xiàn)，由于引出端的延遲時間，更加大了延遲時間和時序偏移。時延問題是 ASIC設計當中常見的問