【正文】 有帶有側(cè)音混頻器的駐極體偏壓等優(yōu)點。該芯片內(nèi)置耳機輸出放大器，支持MIC和LINE IN 兩種輸入方式，且對輸入和輸出都具有可編程增益調(diào)節(jié)，針對音頻領域的應用，該芯片高度集成了模擬電路功能。它能為用戶提供在單個時鐘源下可獨立編程ADC和DAC的采樣率的獨特能力，其中模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換部件高度集成在芯片內(nèi)部，且其采樣頻率為8KHZ 96KHZ可調(diào)，可轉(zhuǎn)換的數(shù)據(jù)位長度為16 32位可調(diào)。WM8731帶有一個片上時鐘發(fā)生器，支持多種時鐘模式。通過一個12MHz時鐘，、48kHz和96kHz等采樣率，以及MP3標準定義的其他采樣率，完全不需要一個獨立的鎖相環(huán)或晶振，并支持其他公用的主時鐘頻率。WM8731內(nèi)部有11個寄存器。該芯片的初始化和內(nèi)部功能設置是以控制接口對其內(nèi)部的這11個寄存器進行相應的配置來實現(xiàn)的?？刂破骺赏ㄟ^控制接口對WM8731中的寄存器進行編程配置，該控制接口符合的SPI（三線操作）和I2C（雙線操作）規(guī)范。通過對MODE端口的狀態(tài)來選擇控制接口類型。WM8731支持右對齊、左對齊、I2S以及DSP四種數(shù)字音頻接口模式，通過數(shù)字音頻接口讀寫數(shù)據(jù)音頻信號。圖WM8731原理圖 WM8731控制接口WM8731的控制接口有4根引腳，分別為：MODE(控制接口選擇線)、CSB(片選或地址選擇線)、SDIN(數(shù)據(jù)輸入線)和SCLK(時鐘輸入線)。它具有2線和3線兩種模式。2線為MPU接口，3線為兼容SPI接口。對控制接口的配置選擇可通過設置MODE腳的狀態(tài)完成。選擇MODE為0時為2線模式，1時為3線模式。本開發(fā)板電路中MODE為0，本設計采用2線模式對WM8731進行控制。RADDR為34H，即WM8731的基址；DATAB158為寄存器地址，DATAB70為寄存器設置的參數(shù)；每傳輸一個字節(jié)都必須跟隨一個應答位ACK，應答時鐘脈沖由主器件生成。SCLK的最大頻率為526KHz。WM8731內(nèi)部有11個寄存器，該芯片的初始化以及工作時的狀態(tài)和功能都是通過I2C總線方式對其內(nèi)部的這11個寄存器進行相應的配置來實現(xiàn)的。表一、WM8731內(nèi)部寄存器地址及其功能介紹：寄存器地址00H02H04H06H08H0A0C0E10H12H1EH功能Left Line InRight Line InLetfHeadphoneOutRightHeadphoneOutAnalog AudioPathControlDigital AudioPathControlPower Down ControlDigitalAudioInterface FormatSampling ControlActive ControlResetRegister 數(shù)字音頻接口WM8731的數(shù)字音頻接口有5根引腳，分別為：BCLK(數(shù)字音頻位時鐘)、DACDAT(DAC數(shù)字音頻數(shù)據(jù)輸入)、DACIRC(DAC采樣左/右聲道信號)、ADC－DAT(ADC數(shù)字音頻信號輸出)、ADCLRC(ADC采樣左/右聲道信號)。數(shù)字音頻接口可以工作在主模式和從模式下。地址為00001110（上表中0E）的寄存器的第6位設置數(shù)據(jù)的主/從模式：“1”為主模式，“0”為從模式。ADCDAT、/DACDAI和ADCLRC/DACLRC與位時鐘BCIK同步，在每個BCLK的下降沿進行一次傳輸。BCLK和ADCLRC/DACLRC在主模式時為輸出信號，從模式下為輸入信號。DAC－DAT始終為輸入信號，ADCDAT始終為輸出信號。輸出支持4種音頻數(shù)據(jù)模式：右對齊、左對齊、I2S和DSP模式。地址為00001110（上表中0E）的寄存器的第1~0位設置該模式：該兩位（高位在前）為11時即DSP模式；為10時即I2S模式；01時為左對齊模式；00時為右對齊模式。簡言之，要通過I2S模式控制WM8731，應向SDIN接口先發(fā)0X34H（WM8731基址，CSB=0時），然后發(fā)0X0E 02（0EH為DATAB158所指寄存器，02H為該寄存器的配置數(shù)據(jù)0000 0010）圖左對齊模式左對齊格式時，MSB在BCLK的第一個上升沿有效，緊接著是一個ADCLRC或DACLRC傳輸。圖右對齊模式 圖 I2S模式圖DSP模式通過對寄存器的不同配置，可以設置傳輸?shù)臄?shù)據(jù)格式。寄存器配置值如下：寄存器地址00001110的1～0位設置音頻格式：“11”時為DSP’格式，“10”為I2S格式，“01”為左對齊格式，“0039?！癁橛覍R格式。 3～2位設置字長：“11”時為32位，“10”為24位，“01”為20位，“0039?！癁?6位。這四種音頻格式都是高位(MSB)在前，16～32位。但32位數(shù)據(jù)不支持右對齊模式。圖從模式連接圖數(shù)字音頻從模式時序 FPGA芯片介紹本次課題使用的是基于Altera公司的FPGA芯片cyclone IV EP4C115F29C7，這款芯片功耗低、成本低，有高達114480個Ls，具有更大的容量和極低的單位邏輯單元成本。360個18*18乘法器，在完成DSP處理上擁有更大優(yōu)勢。而其橋接應用。另外，這款芯片擁有3888kbit的M4K存儲塊，遠遠多于同系列芯片的其他芯片，4個通用PLL，20個全局時鐘網(wǎng)絡，8個用戶I/O塊，最大用戶I/O高達528個也是遠遠超出同系列的其他芯片。Cyclone IV EP4C115F29C7芯片器件中的單一硬核 IP 模塊都集成了 1, 2, 或 4 PCIe (PIPE)。這一硬核 IP 模塊是一個完整的 PCIe (PIPE) 協(xié)議解決方案，用于實現(xiàn)PHYMAC 層、數(shù)據(jù)鏈路層以及傳輸層的功能性。PCIe (PIPE) 模塊的硬核 IP 支持根端口與端點配置。這個預驗證的硬核 IP 模塊能夠降低風險、縮短設計時間，減少時序收斂及驗證時間。用戶可以通過 Quartus II 的 PCI Express Compiler 對模塊進行配置，在整個過程中有 Quartus II 的 PCI Express Compiler 逐步指導用戶完成模塊的配置。3 硬件電路 硬件開發(fā)環(huán)境硬件部分，主要應用Altera公司推出的FPGA/CPLD集成開發(fā)環(huán)境Quartus II完成SOPC系統(tǒng)的搭建。Quartus II 是Altera公司的綜合性PLD開發(fā)軟件，支持原理圖、VHDL、Verilog HDL以及AHDL（Altera Hardware Description Language）等多種設計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。提供了完善的用戶圖形界面設計方式。具有運行速度快，界面統(tǒng)一，功能集中，易學易用等特點。Quartus II支持Altera的IP核，包含了LPM/Mega Function宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設計的復雜性、加快了設計速度。 硬件電路設計 SOPC系統(tǒng)設計本次課題有NIOS II處理器、FLASH控制器、SDRAM控制器、I2C總線協(xié)議、音頻處理、鍵盤輸入、數(shù)碼管顯示，LCD控制器等幾個重要部分，其中NIOS II處理器、FLASH控制器、SDRAM控制器、I2C總線協(xié)議、音頻處理、GPIO、LCD控制器等是通過Avalon總線進行FPGA內(nèi)部的數(shù)據(jù)交互。NIOS II處理器是SOPC系統(tǒng)的CPU，F(xiàn)LASH控制器、SDRAM控制器分別實現(xiàn)數(shù)據(jù)和指令的存儲。按鍵key通過FPGA的I/O接口實現(xiàn)聲音的錄取、播放、大小調(diào)節(jié)等。圖SOPC系統(tǒng)框圖 WM8731的外圍電路ED2開發(fā)板上已集成了語音芯片WM8731。并連接標準MIC、Linein、Lineout接口以連接麥克風和耳機等外部設備。其外圍電路如圖10所示。圖WM8731的外圍電路 nios_audio模塊如圖11所示為nios_audio模塊，該模塊基本上可以體現(xiàn)本次設計硬件部分的內(nèi)容，各個部分共同組成SOPC系統(tǒng)，各個部分分別與相關外圍設備連接，通過軟件對系統(tǒng)各部分進行相應配置，即可完成對音頻信號的處理。該模塊可直接作為頂層模塊進行例化，本次設計以Verilog語言進行頂層設計。圖1nios_audio模塊 頂層例化在SOPC Builder中把系統(tǒng)的外圍組件配置完成之后，編輯設計的頂層文件,，最后進行工程編譯，編譯完成后，芯片資源消耗如圖12所示。圖1硬件系統(tǒng)編譯結(jié)果4 SOPC系統(tǒng)軟件程序設計 軟件開發(fā)環(huán)境軟件開發(fā)使用Nios II IDE，它是基于Eclipse IDE的集成開發(fā)環(huán)境，它包括GUN開發(fā)工具（標準GCC編譯器、連接器、匯編器、Makefile工具等），基于GDB的調(diào)試器，包括軟件仿真和硬件調(diào)試，可提供用戶一個硬件抽象層HAL，用戶能夠快速編寫與低級硬件細節(jié)無關的Nios II程序；支持嵌入式操作系統(tǒng)MicroC/OS和LwTCP/IP，提供抱住用戶快速入門的模板，可幫助用戶快速掌握該軟件開發(fā)環(huán)境；同時，還滿足FLASH下載支持，充分滿足用戶利用FPGA進行SOPC開發(fā)。 SOPC Builder生成系統(tǒng)后，可直接使用Nios II IDE設計C/C++應用程序代碼；除了應用代碼，用戶還可在Nios II IDE 工程中設計和重新使用定制庫，大大提高了用戶開發(fā)的效率。Nios II集成開發(fā)環(huán)境(IDE)是Nios II系列嵌入式處理器的基本軟件開發(fā)工具。所有軟件開發(fā)任務都可以Nios II IDE下完成，包括編輯、編譯和調(diào)試程序。Nios II IDE提供了一個統(tǒng)一的開發(fā)平臺，用于所有Nios II處理器系統(tǒng)。僅僅通過一臺PC機、一片Altera的FPGA以及一根JTAG下載電纜，軟件開發(fā)人員就能夠往Nios II 處理器系統(tǒng)寫入程序以及和Nios II處理器系統(tǒng)進行通訊。系統(tǒng)設計及其編譯結(jié)果如圖13所示。圖1系統(tǒng)設計界面 人機接口介紹人機接口包括按鍵，數(shù)碼管，LCD，LED，開關等。其中key2控制聲音的播放和停止；key2控制錄音開始和暫停。數(shù)碼管顯示錄音和播放的持續(xù)時間；LCD顯示音頻處理的狀態(tài)；LED用于顯示信號強度。6個開關的功能：SW0控制音頻信號的輸入方式，向上表示LINE IN輸入，向下表示MIC輸入；SW1用于在音頻信號輸入為MIC輸入時，控制BOOST開關，向上表示BOOST ON，向下表示BOOST OFF；SW2控制播放過程中是否進行零交叉檢測，向上表示零交叉檢測開，向下表示零交叉檢測關；SW5/SW4/SW3分別對抽樣率進行控制，三者控制方式如下：SW5/SW4/SW3:DOWN/DOWN/DOWN96K DOWN/DOWN/UP48K,DOWN/UP/DOWN, DOWN/UP/UP32K,UP/DOWN/DOWN8K 各功能模塊實現(xiàn)方案 I2C總線對I2C總線的軟件設計流程圖如圖8所示，通知準備寫/讀時即發(fā)送一字節(jié)，值為0x34，前面最重要的7位表示W(wǎng)M8731準備接收，因為總線上可能還有其他設備，最低位清零表示W(wǎng)M8731將要寫數(shù)據(jù)，置1表示將要讀出下一地址內(nèi)容。圖1I2C總線讀（左）和寫（右）WM8731程序流程圖 WM8731驅(qū)動模塊設計音頻控制包括聲音的錄制和播放，同時通過按鍵對聲音大小進行控制，音頻模塊部分代碼的描述如下：bool init_audio(AUDIO_FUNC audio_func){ bool bSuccess = TRUE。 AUDIO_InterfaceActive(FALSE)。 if (audio_func == MIC_RECORD){ bool bMicBoost。 bMicBoost = ui_is_mic_boost()。 AUDIO_SetInputSource(SOURCE_MIC)。 AUDIO_DacEnableSoftMute(TRUE)。 AUDIO_AdcEnableHighPassFilter(FALSE)。 AUDIO_MicBoost(bMicBoost)。 AUDIO_MicMute(FALSE)。 AUDIO_LineInMute(TRUE)。 }else if (audio_func == LINEIN_RECORD){ AUDIO_SetInputSource(SOURCE_LINEIN)。 AUDIO_DacEnableSoftMute(TRUE)。 AUDIO_AdcEnableHighPassFilter(FALSE)。 AUDIO_MicMute(TRUE)。 AUDIO_LineInMute(FALSE)。 AUDIO_SetLineInVol(0x17, 0x17)。 // max 0x1F, min:0。 0x17: 0dB (assume max input is rms) }else i