【正文】 出放大器，支持MIC和LINE IN 兩種輸入方式，且對(duì)輸入和輸出都具有可編程增益調(diào)節(jié)，針對(duì)音頻領(lǐng)域的應(yīng)用，該芯片高度集成了模擬電路功能。WM8731帶有一個(gè)片上時(shí)鐘發(fā)生器，支持多種時(shí)鐘模式。WM8731內(nèi)部有11個(gè)寄存器?？刂破骺赏ㄟ^控制接口對(duì)WM8731中的寄存器進(jìn)行編程配置，該控制接口符合的SPI（三線操作）和I2C（雙線操作）規(guī)范。WM8731支持右對(duì)齊、左對(duì)齊、I2S以及DSP四種數(shù)字音頻接口模式，通過數(shù)字音頻接口讀寫數(shù)據(jù)音頻信號(hào)。它具有2線和3線兩種模式。對(duì)控制接口的配置選擇可通過設(shè)置MODE腳的狀態(tài)完成。本開發(fā)板電路中MODE為0，本設(shè)計(jì)采用2線模式對(duì)WM8731進(jìn)行控制。SCLK的最大頻率為526KHz。表一、WM8731內(nèi)部寄存器地址及其功能介紹：寄存器地址00H02H04H06H08H0A0C0E10H12H1EH功能Left Line InRight Line InLetfHeadphoneOutRightHeadphoneOutAnalog AudioPathControlDigital AudioPathControlPower Down ControlDigitalAudioInterface FormatSampling ControlActive ControlResetRegister 數(shù)字音頻接口WM8731的數(shù)字音頻接口有5根引腳，分別為：BCLK(數(shù)字音頻位時(shí)鐘)、DACDAT(DAC數(shù)字音頻數(shù)據(jù)輸入)、DACIRC(DAC采樣左/右聲道信號(hào))、ADC－DAT(ADC數(shù)字音頻信號(hào)輸出)、ADCLRC(ADC采樣左/右聲道信號(hào))。地址為00001110（上表中0E）的寄存器的第6位設(shè)置數(shù)據(jù)的主/從模式：“1”為主模式，“0”為從模式。BCLK和ADCLRC/DACLRC在主模式時(shí)為輸出信號(hào)，從模式下為輸入信號(hào)。輸出支持4種音頻數(shù)據(jù)模式：右對(duì)齊、左對(duì)齊、I2S和DSP模式。簡(jiǎn)言之，要通過I2S模式控制WM8731，應(yīng)向SDIN接口先發(fā)0X34H（WM8731基址，CSB=0時(shí)），然后發(fā)0X0E 02（0EH為DATAB158所指寄存器，02H為該寄存器的配置數(shù)據(jù)0000 0010）圖左對(duì)齊模式左對(duì)齊格式時(shí)，MSB在BCLK的第一個(gè)上升沿有效，緊接著是一個(gè)ADCLRC或DACLRC傳輸。寄存器配置值如下：寄存器地址00001110的1～0位設(shè)置音頻格式：“11”時(shí)為DSP’格式，“10”為I2S格式，“01”為左對(duì)齊格式，“0039。’為16位。但32位數(shù)據(jù)不支持右對(duì)齊模式。360個(gè)18*18乘法器，在完成DSP處理上擁有更大優(yōu)勢(shì)。另外，這款芯片擁有3888kbit的M4K存儲(chǔ)塊，遠(yuǎn)遠(yuǎn)多于同系列芯片的其他芯片，4個(gè)通用PLL，20個(gè)全局時(shí)鐘網(wǎng)絡(luò)，8個(gè)用戶I/O塊，最大用戶I/O高達(dá)528個(gè)也是遠(yuǎn)遠(yuǎn)超出同系列的其他芯片。這一硬核 IP 模塊是一個(gè)完整的 PCIe (PIPE) 協(xié)議解決方案，用于實(shí)現(xiàn)PHYMAC 層、數(shù)據(jù)鏈路層以及傳輸層的功能性。這個(gè)預(yù)驗(yàn)證的硬核 IP 模塊能夠降低風(fēng)險(xiǎn)、縮短設(shè)計(jì)時(shí)間，減少時(shí)序收斂及驗(yàn)證時(shí)間。3 硬件電路 硬件開發(fā)環(huán)境硬件部分，主要應(yīng)用Altera公司推出的FPGA/CPLD集成開發(fā)環(huán)境Quartus II完成SOPC系統(tǒng)的搭建。提供了完善的用戶圖形界面設(shè)計(jì)方式。Quartus II支持Altera的IP核，包含了LPM/Mega Function宏功能模塊庫(kù)，使用戶可以充分利用成熟的模塊，簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。NIOS II處理器是SOPC系統(tǒng)的CPU，F(xiàn)LASH控制器、SDRAM控制器分別實(shí)現(xiàn)數(shù)據(jù)和指令的存儲(chǔ)。圖SOPC系統(tǒng)框圖 WM8731的外圍電路ED2開發(fā)板上已集成了語(yǔ)音芯片WM8731。其外圍電路如圖10所示。該模塊可直接作為頂層模塊進(jìn)行例化，本次設(shè)計(jì)以Verilog語(yǔ)言進(jìn)行頂層設(shè)計(jì)。圖1硬件系統(tǒng)編譯結(jié)果4 SOPC系統(tǒng)軟件程序設(shè)計(jì) 軟件開發(fā)環(huán)境軟件開發(fā)使用Nios II IDE，它是基于Eclipse IDE的集成開發(fā)環(huán)境，它包括GUN開發(fā)工具（標(biāo)準(zhǔn)GCC編譯器、連接器、匯編器、Makefile工具等），基于GDB的調(diào)試器，包括軟件仿真和硬件調(diào)試，可提供用戶一個(gè)硬件抽象層HAL，用戶能夠快速編寫與低級(jí)硬件細(xì)節(jié)無關(guān)的Nios II程序；支持嵌入式操作系統(tǒng)MicroC/OS和LwTCP/IP，提供抱住用戶快速入門的模板，可幫助用戶快速掌握該軟件開發(fā)環(huán)境；同時(shí)，還滿足FLASH下載支持，充分滿足用戶利用FPGA進(jìn)行SOPC開發(fā)。Nios II集成開發(fā)環(huán)境(IDE)是Nios II系列嵌入式處理器的基本軟件開發(fā)工具。Nios II IDE提供了一個(gè)統(tǒng)一的開發(fā)平臺(tái)，用于所有Nios II處理器系統(tǒng)。系統(tǒng)設(shè)計(jì)及其編譯結(jié)果如圖13所示。其中key2控制聲音的播放和停止；key2控制錄音開始和暫停。6個(gè)開關(guān)的功能：SW0控制音頻信號(hào)的輸入方式，向上表示LINE IN輸入，向下表示MIC輸入；SW1用于在音頻信號(hào)輸入為MIC輸入時(shí)，控制BOOST開關(guān)，向上表示BOOST ON，向下表示BOOST OFF；SW2控制播放過程中是否進(jìn)行零交叉檢測(cè)，向上表示零交叉檢測(cè)開，向下表示零交叉檢測(cè)關(guān)；SW5/SW4/SW3分別對(duì)抽樣率進(jìn)行控制，三者控制方式如下：SW5/SW4/SW3:DOWN/DOWN/DOWN96K DOWN/DOWN/UP48K,DOWN/UP/DOWN, DOWN/UP/UP32K,UP/DOWN/DOWN8K 各功能模塊實(shí)現(xiàn)方案 I2C總線對(duì)I2C總線的軟件設(shè)計(jì)流程圖如圖8所示，通知準(zhǔn)備寫/讀時(shí)即發(fā)送一字節(jié)，值為0x34，前面最重要的7位表示W(wǎng)M8731準(zhǔn)備接收，因?yàn)榭偩€上可能還有其他設(shè)備，最低位清零表示W(wǎng)M8731將要寫數(shù)據(jù)，置1表示將要讀出下一地址內(nèi)容。 AUDIO_InterfaceActive(FALSE)。 bMicBoost = ui_is_mic_boost()。 AUDIO_DacEnableSoftMute(TRUE)。 AUDIO_MicBoost(bMicBoost)。 AUDIO_LineInMute(TRUE)。 AUDIO_DacEnableSoftMute(TRUE)。 AUDIO_MicMute(TRUE)。 AUDIO_SetLineInVol(0x17, 0x17)。 0x17: 0dB (assume max input is rms) }else if (audio_func == LINEOUT_PLAY){ AUDIO_DacEnableSoftMute(TRUE)。 AUDIO_MicMute(TRUE)。 AUDIO_DacEnableSoftMute(FALSE)。 AUDIO_DacEnableZeroCross(ui_is_dac_zero_cross())。 // max 7F, min: 30, 0x79: 0 db AUDIO_DacEnableSoftMute(FALSE)。 else if (record_sample_rate == 32000) AUDIO_SetSampleRate(RATE_ADC32K_DAC32K)。 else if (record_sample_rate == 44100) AUDIO_SetSampleRate(RATE_ADC44K1_DAC44K1)。 // AUDIO_InterfaceActive(TRUE)。 }如圖15所示為音頻解碼芯片WM8731的音頻處理軟件開發(fā)流程圖圖1音頻處理流程圖 結(jié)果展示本次設(shè)計(jì)的結(jié)果如圖，圖16為MIC接口進(jìn)行音頻輸入過程的成果展示，音頻信號(hào)從MIC端口輸入，LCD顯示目前狀態(tài)為MIC錄音過程。圖17為音頻輸出過程，通過耳機(jī)可以聽到經(jīng)過處理的音頻信號(hào)，LCD顯示目前狀態(tài)為播放過程。圖1MIC接口進(jìn)行音頻輸入過程圖1音頻輸出過程 本章小結(jié)本章主要介紹了SOPC系統(tǒng)設(shè)計(jì)的軟件開發(fā)環(huán)境，軟件開發(fā)使用Nios II IDE，它是基于Eclipse IDE的集成開發(fā)環(huán)境。I2C總線協(xié)議的程序設(shè)計(jì)也是很此課題的重難點(diǎn)之一，在本章也對(duì)該總線協(xié)議的開發(fā)流程做了具體介紹。本章的核心重點(diǎn)，是對(duì)音頻信號(hào)的處理，這也是本次設(shè)計(jì)的目的，經(jīng)過處理之后的音頻信號(hào)完全可以達(dá)到設(shè)計(jì)的初衷，也是本次課題的一大亮點(diǎn)。本次設(shè)計(jì)涉及到的內(nèi)容有基于NIOS II的SOPC系統(tǒng)構(gòu)架，音頻信號(hào)的錄放，WM8731芯片的控制，I2C協(xié)議，SDRAM的讀寫。Quartus II 是Altera公司的綜合性PLD開發(fā)軟件，支持原理圖、VHDL、Verilog HDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。所有軟件開發(fā)任務(wù)都可以Nios II IDE下完成，包括編輯、編譯和調(diào)試程序。在音頻編解碼芯片WM8731的驅(qū)動(dòng)上，根據(jù)Verilog HDL可移植性和不依賴器件的特點(diǎn)，經(jīng)過適當(dāng)?shù)男拚摽刂破骺梢砸浦驳礁黝怓PGA中，以控制兼容I2C和I2S總線的音頻編解碼芯片。系統(tǒng)在功能擴(kuò)展上具有極大的潛力，有很好的應(yīng)用前景和科研價(jià)值。致謝首先，我在此我衷心的感謝唐庭龍老師的精心指導(dǎo)，這個(gè)課題進(jìn)行以來，我遇到了很多困難。在這個(gè)過程中，在畢業(yè)設(shè)計(jì)期間，唐老師在課題前沿以及研究方向廣度和深度的正確把握，使我在完成課題時(shí)獲益匪淺。唐老師對(duì)我的教導(dǎo)使我終身受益，對(duì)待工作敬業(yè)態(tài)度也令人敬佩，對(duì)待我的不足也展現(xiàn)了極大的寬容和耐心。四年大學(xué)生涯即將結(jié)束，本次課題的完成將是大學(xué)生活結(jié)束的一個(gè)標(biāo)志，想來不禁感懷，在這個(gè)大學(xué)四年里，我所經(jīng)歷的每一點(diǎn)進(jìn)步都離不開我的同學(xué)的幫助，老師的教導(dǎo)，學(xué)院的關(guān)懷，在這之間經(jīng)歷了很多事，收獲了很多，學(xué)到了很多，充實(shí)了很多。本次課題，在論文選題、收集資料、確定提綱、初稿完成、反復(fù)修改，到最后成文，有很多地方獲得了同學(xué)與老師的幫助，所以在這論文行將結(jié)束之際，感謝我的同學(xué)，我的朋友，我的老師，我的學(xué)校。我將以此為激勵(lì)，繼續(xù)努力，在將來的學(xué)習(xí)和生活中爭(zhēng)取更大的進(jìn)步！在本科階段即將告別之時(shí)，我希望借此機(jī)會(huì)向曾經(jīng)關(guān)心、支持和幫助我的親人、良師益友再次表示衷心的感謝。 Sons Inc .16FPGA Imaging Gorgon, Marek SpringerVerlag New York Inc. (201403)17Entwurf Eingebetteter Systeme: Vergleich Von Mikroprozessor Und FPGASystemen Gessler, Ralf Springer Vieweg (201401) 18Computer Architecture and Security: Fundamentals of Designing Secure Computer Systems Wang, Shuangbao Paul、 Ledley, Robert S. John Wiley amp。 data structure definit =====define RECORD_BUTTON 0x08define PLAY_BUTTON 0x04define PLAYRING_BUTTON 0x02define RECORD_BLOCK_SIZE 250 // ADC FIFO: 512 bytedefine PLAY_BLOCK_SIZE 250 // DAC FIFO: 512 bytedefine MAX_TRY_CNT 1024define LINEOUT_DEFUALT_VOL 0x79 // 0 dBdefine USE_SDRAM_FOR_DATAifndef USE_SDRAM_FOR_DATA define BUF_SAMPLE_NUM (96000*5) // 5 second 96Kendif typedef enum{ MIC_RECORD, LINEIN_RECORD, LINEOUT_PLAY}AUDIO_FUNC。bool button_monitor_start(volatile alt_u32 *pPressedMask)。void display_time_elapsed(alt_u32 sample_num)。bool ui_is_mic_record(void)。int ui_get_sample_rate(void)。////////////