【正文】 t IOWR_ALTERA_AVALON_PIO_IRQ_MASK(KEY_BASE, 0x0F)。 // 4button IOWR_ALTERA_AVALON_PIO_EDGE_CAP(KEY_BASE,0)。 *pPressedMask |= IORD_ALTERA_AVALON_PIO_EDGE_CAP(KEY_BASE) amp。 return sample_rate。 else if (mask == 3) sample_rate = 32000。 if (mask == 1) sample_rate = 48000。 mask = (mask 3) amp。 alt_u32 mask。 return bZeroCross。 bZeroCross = (IORD(SW_BASE, 0) amp。 return bMicBoost。 bMicBoost = (IORD(SW_BASE, 0) amp。 return bMicRecord。 bMicRecord = (IORD(SW_BASE, 0) amp。// gloal variableint record_sample_rate。bool ui_is_dac_zero_cross(void)。// ui configbool ui_is_mic_boost(void)。bool init_audio(AUDIO_FUNC audio_func)。void button_monitor_isr(void* context, alt_u32 id)。 Sons 附錄：源代碼include include include include include include ifdef DEBUG_APP define APP_DEBUG(x) DEBUG(x)else define APP_DEBUG(x)endif//================= internal function prototype amp。參 考 文 獻(xiàn)[M].西安電子科技大學(xué)出版社,2012,92楊軍,[M].科學(xué)出版社2012,11`4周潤景, 2的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例(第2版)[M].電子工業(yè)出版社,5郭黎利,李北明,[M].國防工業(yè)出版社,2013,2 ,原魁 (譯)基于FPGA的嵌入式圖像處理系統(tǒng)設(shè)計(jì)[M].電子工業(yè)出版社2013,27 [M].電子工業(yè)出版社, 2013,4[M]機(jī)械工業(yè)出版社,2013,9 9 10劉波文、. 北京航空航天大學(xué)出版社,2012,511 薩斯(Sass R.).FPGA嵌入式系統(tǒng)設(shè)計(jì)原理與實(shí)踐[M].清華大學(xué)出版社,[M].電子工業(yè)出版社,2013,313禇振勇、翁木云、 [M].西安電子科學(xué)大學(xué)出版社,14楊軍、[M].科學(xué)出版社,15Computer Architecture and Security: Fundamentals of Designing Secure Computer Systems Wang, Shuangbao Paul、 Ledley, Robert S. John Wiley amp。最后還要深深的感謝我的家人對我的關(guān)懷、鼓勵(lì)和支持。這四年里有快樂，有悲傷，看著自己一步步成長，伴隨的都是同窗之誼，師生之情。本課題的每一步進(jìn)展都離不開唐老師的悉心指導(dǎo)和親切關(guān)懷，在論文完成之際，在此再次感謝唐老師耐心培養(yǎng)和教導(dǎo)，使我的分析問題和解決問題的能力得以培養(yǎng)和提高。唐老師治學(xué)嚴(yán)謹(jǐn)，學(xué)識(shí)淵博，平易近人，在很多方面都給了我很多幫助。首先是課題實(shí)施方案的確定，在開始的時(shí)候就遇到很大問題，由于沒有一個(gè)很好的方案，在處理這個(gè)課題的時(shí)候困難重重，最終確定下以給予Nios II的SOPC系統(tǒng)進(jìn)行音頻信號(hào)處理后，進(jìn)過很多努力，大部分的問題都迎刃而解，在這個(gè)課題上付出了很多努力，到今天終于將畢業(yè)設(shè)計(jì)完成，一這路走來，成長不少。由于時(shí)間限制和自身所掌握的知識(shí)還不夠，本次設(shè)計(jì)還有很多缺點(diǎn)，特別是音頻處理方面還不夠完善，與當(dāng)今社會(huì)的高技術(shù)人員開發(fā)出來的技術(shù)相比，還有巨大的差距，因此本課題的設(shè)計(jì)還有的很多地方，需要作進(jìn)一步改進(jìn)。避免了重復(fù)開發(fā)，這樣既縮短了設(shè)計(jì)周期又降低了設(shè)計(jì)成本，可大大提高設(shè)計(jì)的效率。 SOPC Builder生成系統(tǒng)后，可直接使用Nios II IDE設(shè)計(jì)C/C++應(yīng)用程序代碼。而軟件部分，軟件開發(fā)使用Nios II IDE，它是基于Eclipse IDE的集成開發(fā)環(huán)境，Nios II集成開發(fā)環(huán)境(IDE)是Nios II系列嵌入式處理器的基本軟件開發(fā)工具。在進(jìn)行SOPC系統(tǒng)的構(gòu)架方面，本次設(shè)計(jì)主要應(yīng)用Altera公司推出的FPGA/CPLD集成開發(fā)環(huán)境Quartus II完成。5 總結(jié)與展望本課題主要研究基于FPGA的音頻處理技術(shù)，利用FPGA器件對音頻處理芯片WM8731進(jìn)行相關(guān)配置，實(shí)現(xiàn)對音頻信號(hào)的處理。本次可以設(shè)計(jì)的另一個(gè)重難點(diǎn)是音頻編/解碼芯片WM8731的驅(qū)動(dòng)設(shè)計(jì)，本章對其驅(qū)動(dòng)代碼做了大致的描述，這部分的模塊主要控制WM8731對聲音信號(hào)進(jìn)行錄制和播放，另外還有在其他模塊對于錄制和播放過程進(jìn)行調(diào)整、控制、顯示，本章沒有一一列舉。在具體設(shè)計(jì)方面，本章接收人機(jī)接口各部分的功能，從這里可以看出本次設(shè)計(jì)可以說是考慮得相當(dāng)全面，當(dāng)然，需要改進(jìn)的地方也很多。數(shù)碼管顯示播放時(shí)長。數(shù)碼管顯示錄音時(shí)長。 return bSuccess。 else AUDIO_SetSampleRate(RATE_ADC96K_DAC96K)。 else if (record_sample_rate == 48000) AUDIO_SetSampleRate(RATE_ADC48K_DAC48K)。 } if (record_sample_rate == 8000) AUDIO_SetSampleRate(RATE_ADC8K_DAC8K)。 AUDIO_SetLineOutVol(LINEOUT_DEFUALT_VOL, LINEOUT_DEFUALT_VOL)。 //AUDIO_DacDeemphasisControl(DEEMPHASIS_48K)。 AUDIO_LineInMute(FALSE)。 AUDIO_MicBoost(FALSE)。 // max 0x1F, min:0。 AUDIO_LineInMute(FALSE)。 AUDIO_AdcEnableHighPassFilter(FALSE)。 }else if (audio_func == LINEIN_RECORD){ AUDIO_SetInputSource(SOURCE_LINEIN)。 AUDIO_MicMute(FALSE)。 AUDIO_AdcEnableHighPassFilter(FALSE)。 AUDIO_SetInputSource(SOURCE_MIC)。 if (audio_func == MIC_RECORD){ bool bMicBoost。圖1I2C總線讀（左）和寫（右）WM8731程序流程圖 WM8731驅(qū)動(dòng)模塊設(shè)計(jì)音頻控制包括聲音的錄制和播放，同時(shí)通過按鍵對聲音大小進(jìn)行控制，音頻模塊部分代碼的描述如下：bool init_audio(AUDIO_FUNC audio_func){ bool bSuccess = TRUE。數(shù)碼管顯示錄音和播放的持續(xù)時(shí)間；LCD顯示音頻處理的狀態(tài)；LED用于顯示信號(hào)強(qiáng)度。圖1系統(tǒng)設(shè)計(jì)界面 人機(jī)接口介紹人機(jī)接口包括按鍵，數(shù)碼管，LCD，LED，開關(guān)等。僅僅通過一臺(tái)PC機(jī)、一片Altera的FPGA以及一根JTAG下載電纜，軟件開發(fā)人員就能夠往Nios II 處理器系統(tǒng)寫入程序以及和Nios II處理器系統(tǒng)進(jìn)行通訊。所有軟件開發(fā)任務(wù)都可以Nios II IDE下完成，包括編輯、編譯和調(diào)試程序。 SOPC Builder生成系統(tǒng)后，可直接使用Nios II IDE設(shè)計(jì)C/C++應(yīng)用程序代碼；除了應(yīng)用代碼，用戶還可在Nios II IDE 工程中設(shè)計(jì)和重新使用定制庫，大大提高了用戶開發(fā)的效率。圖1nios_audio模塊 頂層例化在SOPC Builder中把系統(tǒng)的外圍組件配置完成之后，編輯設(shè)計(jì)的頂層文件,，最后進(jìn)行工程編譯，編譯完成后，芯片資源消耗如圖12所示。圖WM8731的外圍電路 nios_audio模塊如圖11所示為nios_audio模塊，該模塊基本上可以體現(xiàn)本次設(shè)計(jì)硬件部分的內(nèi)容，各個(gè)部分共同組成SOPC系統(tǒng)，各個(gè)部分分別與相關(guān)外圍設(shè)備連接，通過軟件對系統(tǒng)各部分進(jìn)行相應(yīng)配置，即可完成對音頻信號(hào)的處理。并連接標(biāo)準(zhǔn)MIC、Linein、Lineout接口以連接麥克風(fēng)和耳機(jī)等外部設(shè)備。按鍵key通過FPGA的I/O接口實(shí)現(xiàn)聲音的錄取、播放、大小調(diào)節(jié)等。 硬件電路設(shè)計(jì) SOPC系統(tǒng)設(shè)計(jì)本次課題有NIOS II處理器、FLASH控制器、SDRAM控制器、I2C總線協(xié)議、音頻處理、鍵盤輸入、數(shù)碼管顯示，LCD控制器等幾個(gè)重要部分，其中NIOS II處理器、FLASH控制器、SDRAM控制器、I2C總線協(xié)議、音頻處理、GPIO、LCD控制器等是通過Avalon總線進(jìn)行FPGA內(nèi)部的數(shù)據(jù)交互。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。Quartus II 是Altera公司的綜合性PLD開發(fā)軟件，支持原理圖、VHDL、Verilog HDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。用戶可以通過 Quartus II 的 PCI Express Compiler 對模塊進(jìn)行配置，在整個(gè)過程中有 Quartus II 的 PCI Express Compiler 逐步指導(dǎo)用戶完成模塊的配置。PCIe (PIPE) 模塊的硬核 IP 支持根端口與端點(diǎn)配置。Cyclone IV EP4C115F29C7芯片器件中的單一硬核 IP 模塊都集成了 1, 2, 或 4 PCIe (PIPE)。而其橋接應(yīng)用。圖從模式連接圖數(shù)字音頻從模式時(shí)序 FPGA芯片介紹本次課題使用的是基于Altera公司的FPGA芯片cyclone IV EP4C115F29C7，這款芯片功耗低、成本低，有高達(dá)114480個(gè)Ls，具有更大的容量和極低的單位邏輯單元成本。這四種音頻格式都是高位(MSB)在前，16～32位。 3～2位設(shè)置字長：“11”時(shí)為32位，“10”為24位，“01”為20位，“0039。’為右對齊格式。圖右對齊模式 圖 I2S模式圖DSP模式通過對寄存器的不同配置，可以設(shè)置傳輸?shù)臄?shù)據(jù)格式。地址為00001110（上表中0E）的寄存器的第1~0位設(shè)置該模式：該兩位（高位在前）為11時(shí)即DSP模式；為10時(shí)即I2S模式；01時(shí)為左對齊模式；00時(shí)為右對齊模式。DAC－DAT始終為輸入信號(hào)，ADCDAT始終為輸出信號(hào)。ADCDAT、/DACDAI和ADCLRC/DACLRC與位時(shí)鐘BCIK同步，在每個(gè)BCLK的下降沿進(jìn)行一次傳輸。數(shù)字音頻接口可以工作在主模式和從模式下。WM8731內(nèi)部有11個(gè)寄存器，該芯片的初始化以及工作時(shí)的狀態(tài)和功能都是通過I2C總線方式對其內(nèi)部的這11個(gè)寄存器進(jìn)行相應(yīng)的配置來實(shí)現(xiàn)的。RADDR為34H，即WM8731的基址；DATAB158為寄存器地址，DATAB70為寄存器設(shè)置的參數(shù)；每傳輸一個(gè)字節(jié)都必須跟隨一個(gè)應(yīng)答位ACK，應(yīng)答時(shí)鐘脈沖由主器件生成。選擇MODE為0時(shí)為2線模式，1時(shí)為3線模式。2線為MPU接口，3線為兼容SPI接口。圖WM8731原理圖 WM8731控制接口WM8731的控制接口有4根引腳，分別為：MODE(控制接口選擇線)、CSB(片選或地址選擇線)、SDIN(數(shù)據(jù)輸入線)和SCLK(時(shí)鐘輸入線)。通過對MODE端口的狀態(tài)來選擇控制接口類型。該芯片的初始化和內(nèi)部功能設(shè)置是以控制接口對其內(nèi)部的這11個(gè)寄存器進(jìn)行相應(yīng)的配置來實(shí)現(xiàn)的。通過一個(gè)12MHz時(shí)鐘，、48kHz和96kHz等采樣率，以及MP3標(biāo)準(zhǔn)定義的其他采樣率，完全不需要一個(gè)獨(dú)立的鎖相環(huán)或晶振，并支持其他公用的主時(shí)鐘頻率。它能為用戶提供在單個(gè)時(shí)鐘源下可獨(dú)立編程ADC和DAC的采樣率的獨(dú)特能力，其中模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換部件高度集成在芯片內(nèi)部，且其采樣頻率為8KHZ 96KHZ可調(diào)，可轉(zhuǎn)換的數(shù)據(jù)位長度為16 32位可調(diào)。不僅如此，該芯片還可滿足麥克風(fēng)直接輸入，同時(shí)擁有帶有側(cè)音混頻器的駐極體偏