【正文】 可以更好地協(xié)調(diào)工作，增強(qiáng)系統(tǒng)的可靠性，勢必推動數(shù)據(jù)采集在更加廣闊的領(lǐng)域應(yīng)用[5]。圖21系統(tǒng)整體設(shè)計(jì)方案整個系統(tǒng)由信號采集模塊、A/D轉(zhuǎn)換模塊、中心控制模塊FPGA、藍(lán)牙模塊及外圍電路組成。模擬信號的采集電路通常由跟隨器、模擬開關(guān)、A/D 轉(zhuǎn)換器、緩沖器等部分組成。電路的整個時序由邏輯控制模塊協(xié)調(diào)控制。FPGA是控制模塊的核心部分。藍(lán)牙模塊主要完成FPGA與PC機(jī)的數(shù)據(jù)傳輸，由藍(lán)牙模塊及相應(yīng)的電路組成[5]。圖22系統(tǒng)的整體結(jié)構(gòu)FPGA與PC機(jī)的通信圖如圖23所示。圖24數(shù)據(jù)傳輸由24圖導(dǎo)出的QuartusII仿真圖如下25圖所示。溫度計(jì)通過傳導(dǎo)或?qū)α鬟_(dá)到熱平衡，從而使溫度計(jì)的示值能直接表示被測對象的溫度。在一定的測溫范圍內(nèi)，溫度計(jì)也可測量物體內(nèi)部的溫度分布。它們廣泛應(yīng)用于工業(yè)、農(nóng)業(yè)、商業(yè)等部門。隨著低溫技術(shù)在國防工程、空間技術(shù)、冶金、電子、食品、醫(yī)藥和石油化工等部門的廣泛應(yīng)用和超導(dǎo)技術(shù)的研究，測量120K以下溫度的低溫溫度計(jì)得到了發(fā)展，如低溫氣體溫度計(jì)、蒸汽壓溫度計(jì)、聲學(xué)溫度計(jì)、順磁鹽溫度計(jì)、量子溫度計(jì)、低溫?zé)犭娮韬偷蜏販夭铍娕嫉?。利用多孔高硅氧玻璃滲碳燒結(jié)而成的滲碳玻璃熱電阻就是低溫溫度計(jì)的一種感溫元件，～300K范圍內(nèi)的溫度。這種儀表可用來測量運(yùn)動物體、小目標(biāo)和熱容量小或溫度變化迅速（瞬變）對象的表面溫度，也可用于測量溫度場的溫度分布。輻射測溫法包括亮度法（見光學(xué)高溫計(jì)）、輻射法（見輻射高溫計(jì)）和比色法（見比色溫度計(jì)）。只有對黑體（吸收全部輻射并不反射光的物體）所測溫度才是真實(shí)溫度。而材料表面發(fā)射率不僅取決于溫度和波長，而且還與表面狀態(tài)、涂膜和微觀組織等有關(guān)，因此很難精確測量。在這些具體情況下，物體表面發(fā)射率的測量是相當(dāng)困難的。附加輻射的影響能提高被測表面的有效輻射和有效發(fā)射系數(shù)。最為典型的附加反射鏡是半球反射鏡。至于氣體和液體介質(zhì)真實(shí)溫度的輻射測量，則可以用插入耐熱材料管至一定深度以形成黑體空腔的方法。在自動測量和控制中就可以用此值對所測腔底溫度（即介質(zhì)溫度）進(jìn)行修正而得到介質(zhì)的真實(shí)溫度。對于1800℃以上的高溫，主要采用非接觸測溫方法。3. 模擬溫度傳感器傳統(tǒng)的模擬溫度傳感器，如熱電偶、熱敏電阻和RTDS對溫度的監(jiān)控，在一些溫度范圍內(nèi)線性不好，需要進(jìn)行冷端補(bǔ)償或引線補(bǔ)償；熱慣性大，響應(yīng)時間慢。常見的模擬溫度傳感器有LM391LM33LM4AD22103電壓輸出型、AD590電流輸出型。(2)LM135/235/335溫度傳感器。LM5MAX6501MAX650MAX6509/6510是其典型代表。 (2)MAX6501/02/03/04溫度監(jiān)控開關(guān)。(2)可多點(diǎn)檢測、直接輸出數(shù)字量的數(shù)字溫度傳感器[6]。這種傳感器是單片集成兩端感溫電流源，它的線性好、精度適中、靈敏度高、體積小、使用方便，具體數(shù)據(jù)如下[7]：1．電源電壓：4V~30V2. 測溫范圍：55℃~+150℃3．溫度系數(shù)：1uA/℃4．輸出電阻：710MΩ學(xué)習(xí)參考 第4章 A/D轉(zhuǎn)換器 A/D轉(zhuǎn)換器的選擇隨著超大規(guī)模集成電路技術(shù)的飛速發(fā)展和計(jì)算技術(shù)在工業(yè)領(lǐng)域的廣泛應(yīng)用，A/D轉(zhuǎn)換器的新設(shè)計(jì)思想和制造技術(shù)層出不窮。有傳統(tǒng)的并行型、逐次逼近型、積分型，也有近年來新發(fā)展起來的∑一△型和流水型等，各種類型的ADC各有其優(yōu)缺點(diǎn)，可滿足不同的要求[8]。它由電阻分壓器、比較器、緩沖器及編碼器四部分組成。增加輸出位數(shù)對轉(zhuǎn)換時間的影響較小，但隨著分辨率的提高，需要高密度的模擬設(shè)計(jì)，以實(shí)現(xiàn)轉(zhuǎn)換所需的大量精密分壓電阻和比較器電路。這類ADC的優(yōu)點(diǎn)是:模數(shù)轉(zhuǎn)換速度高。它將采樣輸入信號與已知電壓不斷進(jìn)行比較，然后轉(zhuǎn)換成二進(jìn)制數(shù)。這一類型ADC的優(yōu)點(diǎn):轉(zhuǎn)換速率比較高，采樣速率可達(dá)1MSPS；與其它ADC相比，功耗相當(dāng)?shù)停晦D(zhuǎn)換精度也比較高。3. 積分型ADC前面所講到的并行比較ADC和逐次逼近型ADC均屬于直接轉(zhuǎn)換ADC,而積分型和后面所講的壓頻變換型ADC則屬于間接ADC。它的基本原理是通過兩次積分將輸入的模擬電壓轉(zhuǎn)換成與其平均值成正比的時間間隔。積分型ADC的轉(zhuǎn)換精度只取決于參考電壓，因此容易提高它的精度。其優(yōu)點(diǎn)是:分辨率高、功耗低、成本低。從理論上講，這種ADC的分辨率可以無限增加，只要采樣時間足夠長，即滿足輸出頻率分辨率要求的累積脈沖個數(shù)的寬度。5. ∑△型ADC與一般的ADC不同，∑△型ADC不是直接根據(jù)抽樣數(shù)據(jù)的每一個樣值的大小進(jìn)行量化編碼，而是根據(jù)前一量值與后一量值的差值即所謂的增量的大小來進(jìn)行量化編碼。由于∑△具有極高的抽樣速率，通常比奈奎斯特抽樣頻率高出許多倍，因此∑△轉(zhuǎn)換器又稱為過抽樣轉(zhuǎn)換器A/D。6. 流水線型ADC流水線型ADC (pipeline)又稱為子區(qū)式ADC，它由若干級級聯(lián)電路組成，每一級包括一個采樣/保持放大器、一個低分辨率的ADC和DAC以及一個求和電路，其中求和電路還包括可提供增益的級間放大器。流水線ADC不但簡化了電路設(shè)計(jì)，還具有如下優(yōu)點(diǎn):每一級的冗余位優(yōu)化了重疊誤差的糾正，具有良好的線性和低失調(diào)性；每一級具有獨(dú)立的采樣/保持放大器，前一級電路的采樣/保持可以釋放出來用于處理下一次采樣，因此允許流水線各級同時對多個采樣進(jìn)行處理，從而提高了信號的處理速度，多級轉(zhuǎn)換提高了ADC的分辨率。 模數(shù)轉(zhuǎn)換器的主要參數(shù)無論我們選擇那種A/D轉(zhuǎn)換器，都必須考慮以下幾個主要性能指標(biāo):1. 分辨率2. 量程3. 絕對誤差4. 量化誤差5. 偏移誤差6. 轉(zhuǎn)換速率 ADC0809芯片A/D轉(zhuǎn)換器是數(shù)據(jù)采集電路的核心部件，正確選擇A/D轉(zhuǎn)換器是提高數(shù)據(jù)采集電路性價比的關(guān)鍵。它可對8路0～5V的輸入模擬電壓進(jìn)行分時轉(zhuǎn)換。圖41ADC0809引腳ADC0809的內(nèi)部邏輯結(jié)構(gòu)圖如下圖42所示。地址鎖存與譯碼電路完成對A、B、C 3個地址位進(jìn)行鎖存和譯碼，其譯碼輸出用于通道選擇，其轉(zhuǎn)換結(jié)果通過三態(tài)輸出鎖存器存放、輸出，因此可以直接與系統(tǒng)數(shù)據(jù)總線相連，表41為通道選擇表[9]。對應(yīng)ALE上升沿，A、B、C地址狀態(tài)送入地址鎖存器中3. START——轉(zhuǎn)換啟動信號。通道端口選擇線，A為低地址，C為高地址，引腳圖中為ADDA,ADDB,ADDC。ADC0809的內(nèi)部沒有時鐘電路，所需時鐘信號由外界提供，因此有時鐘信號引腳。EOC=0，正在進(jìn)行轉(zhuǎn)換；EOC=1,轉(zhuǎn)換結(jié)束。為三態(tài)緩沖輸出形式，可以和單片機(jī)的數(shù)據(jù)線直接相連。用于控制三態(tài)輸出鎖存器向單片機(jī)輸出轉(zhuǎn)換得到的數(shù)據(jù)。其典型值為+5V(Vref(+)=+5V, Vref()=5V) ADC0809模塊設(shè)計(jì)及仿真下圖43是由VerilogHDL所生成的ADC0809模塊管腳圖。圖44ADC0809波形仿真由仿真波形結(jié)果說明ADC0809模塊得到正確驗(yàn)證。圖45FIFO模塊管腳下圖46為Quartus II 仿真的結(jié)果圖，結(jié)果與所要求的一致。如果采用傳統(tǒng)的數(shù)字邏輯芯片來設(shè)計(jì)電路的話，既增加了電路板的面積，而且也增加了電路的不可靠性，另外調(diào)試也不方便。用一片F(xiàn)PGA就可以代替許多分立器件，從而大大簡化了電路板的復(fù)雜程度。 FPGA簡介在可編程邏輯器件芯片內(nèi)部，按一定的排列方式集成了大量的門和觸發(fā)器等基本邏輯元件。可編程邏輯器件廣闊的應(yīng)用前景備受業(yè)內(nèi)人士的矚目。目前，很多學(xué)校和公司都開發(fā)了可編程邏輯器件實(shí)驗(yàn)板，這些實(shí)驗(yàn)板上采用了如下幾個公司的產(chǎn)品： 1. Xilinx 公司 主要產(chǎn)品為FPGA和CPLD，目前各學(xué)校和公司制做實(shí)驗(yàn)板的常用芯片為FPGA 4000系列，Spartan XCS05和XC95108系列CPLD。3. AMD公司 該公司生產(chǎn)MACH系列產(chǎn)品，常用芯片為MACH4128和MACH211SP15JC。與ALTERA和XILINX相比，其開發(fā)工具比略遜一籌。99年收購Vantis（原AMD子公司）,2001年收購Lucent微電子的FPGA部門，是世界第三大可編程邏輯器件供應(yīng)商。 FPGA的選擇在FPGA內(nèi)部一般都內(nèi)嵌可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊，用FPGA模塊可以很好的解決并行和順序性的矛盾。這是一種有240個引腳[13]。同以往的PAL、GAL等相比較:FPGA的規(guī)模比較大，適合于時序、組合邏輯等電路應(yīng)用場合，可以替代幾十塊甚至上百塊通用分立IC芯片，盡管FPGA以及其它類型的PLD器件的結(jié)構(gòu)各有其特點(diǎn)和用處，但是概括起來它都是由兩大部分組成的: 1. 一個二維的邏輯塊陣列2．輸入/輸出塊連接邏輯塊的互聯(lián)資源，連線資源由各種長度的線段組成，也包括用于連接邏輯塊之間，邏輯塊與輸入輸出部分的可編程連接開關(guān)。另外，還可能有額外的邏輯資源，像ALU、存儲器和譯碼器[14]。典型的CLB，它包含了用于任意組合邏輯函數(shù)的RAM；還包含了用于鐘控存儲單元的觸發(fā)器和多路選擇器，這樣就便于在模塊中為邏輯電路布線以及模塊內(nèi)部的邏輯電路與外部資源之間的布線連接。注意，邏輯輸出不需要通過觸發(fā)器。正因?yàn)槿绱?，多個CLB能夠，而且經(jīng)常被連接在一起，以實(shí)現(xiàn)復(fù)雜的布爾邏輯。不幸的是，在一個FPGA中傳遞時是全部延時的總量。 可編程輸入/輸出塊可配置I/O模塊適用于將信號傳送到芯片上，然后再將信號傳出芯片。這些控制端允許FPGA輸出到大多數(shù)標(biāo)準(zhǔn)的TTL或CMOS器件。典型的閾值電壓為TTL或CMOS電平，以便于和TTL或CMOS器件相接口。 互連資源FPGA的互連電路與CPLD的完全不同，但它卻非常類似于一個門陣列ASIC的互連電路。每一個CLB都被連接到與它緊挨著的其他CLB上，如圖中左上角所示CLB。這些連線使得那些因過于復(fù)雜而無法裝入某個單一CLB的邏輯能夠被分開裝入多個CLB）[16]。這些連線在到達(dá)開關(guān)矩陣之前經(jīng)過許多CLB。這些CLB可能彼此相互關(guān)聯(lián)，但又互相原理。經(jīng)常的情況是，為了通過芯片傳遞信號，路徑的延時變得比邏輯門的延時還要大。這些長線通常是從一個CLB模塊的末端一直通向另一個CLB模塊，而中間并不與某個開關(guān)矩陣相連。長線還可以在芯片當(dāng)中被用作總線[16]。它的傳輸距離為10cm10m，如果增加功率或是加上某些外設(shè)便可達(dá)到100m的傳輸距離。基帶符合速率為1Mb/s。由于藍(lán)牙采用無線接口來代替有線電纜連接，具有很強(qiáng)的移植性，并且適用于多種場合，加上該技術(shù)功耗低、對人體危害小，而且應(yīng)用簡單、容易實(shí)現(xiàn)，所以易于推廣[17]。藍(lán)牙協(xié)議提供較高的傳輸速率和多種上層應(yīng)用標(biāo)準(zhǔn)協(xié)議，與其他無線通信技術(shù)相比，具有低功耗、廉價等特點(diǎn)。藍(lán)牙跳頻技術(shù)可以使多個微網(wǎng)在近距離內(nèi)同時存在。說明它們之間互有優(yōu)劣：1. ，而藍(lán)牙只有1Mbps。相反的是，因節(jié)點(diǎn)增加導(dǎo)致的沖突增大，會浪費(fèi)能量3. 如果系統(tǒng)之間整體平均吞吐率可以比較的話。而在相同情況下，藍(lán)牙中的TCP連接的容量卻能相當(dāng)公平的公布4. ，如語音連接總之，藍(lán)牙自組網(wǎng)的網(wǎng)絡(luò)規(guī)?？梢院艽螅芎芎玫目箵艄?jié)點(diǎn)間的干擾，有更好的能耗效率，節(jié)點(diǎn)上的應(yīng)用在延遲和吞吐率上能達(dá)到穩(wěn)定持久的性能，實(shí)現(xiàn)如語音和低速數(shù)據(jù)等交互服務(wù)。 藍(lán)牙協(xié)議體系結(jié)構(gòu)藍(lán)牙技術(shù)規(guī)范的目的是使符合該規(guī)范的各種應(yīng)用之間能夠?qū)崿F(xiàn)互操作。但是，所有的應(yīng)用都要使用藍(lán)牙技術(shù)規(guī)范中的數(shù)據(jù)鏈路層和物理層。圖61顯示了所有協(xié)議之間的相互關(guān)系，但這種關(guān)系在某些應(yīng)用中是有變化的完整的協(xié)議棧包括藍(lán)牙專用協(xié)議已經(jīng)非專用協(xié)議。藍(lán)牙技術(shù)規(guī)范的開發(fā)性保證了設(shè)備制造商可以自由的選用其專用協(xié)議或習(xí)慣使用的公共協(xié)議，在藍(lán)牙技術(shù)規(guī)范基礎(chǔ)上開發(fā)新的應(yīng)用[16]。在圖61中，HCI位于L2CAP的下層，但HCI也可位于L2CAP上層。絕大部分藍(lán)牙設(shè)備都需要核心協(xié)議，而其他協(xié)議則根據(jù)應(yīng)用的需要而定。圖61 藍(lán)牙協(xié)議棧體系結(jié)構(gòu) 藍(lán)牙芯片 我們選擇ROK 101 007芯片與電腦相連接，它是一款適合于短距離通信的無線/基帶模塊，該藍(lán)牙模塊集成度高，功耗小，可嵌入任何需要藍(lán)牙功能的設(shè)備中。此外，該模塊還提供USB/UART和PCM接口，因而能方便的與主機(jī)（host）進(jìn)行通信，另外，該模塊還同時支持藍(lán)牙語音和數(shù)據(jù)傳輸，且其輸出功率能滿足藍(lán)牙2級操作的要求[18]。~。RX數(shù)據(jù)傳輸率為1Mbit/s，可以最大限度的利用無需認(rèn)證的ISM頻段，可在79個信道（~）之間快速的跳頻（1600個信道/秒），使用GFSK調(diào)制方式，通道帶寬為1MHz,頻率偏差在140kHz~175kHz之間，能滿足藍(lán)牙二級操作，其最大輸出功率為4dBm，且不需要功率控制。該模式中的PBA31301/2以Radio ASIC為基礎(chǔ)，且內(nèi)含環(huán)路濾波器（Loop Filter）、壓控振蕩器（VCO）、天線過濾器（Antenna Filter）、RX和TX變換器等六個操作模塊。天線濾波器（Antenna Filter）的作用是對射頻信號進(jìn)行帶通濾波?；鶐t負(fù)責(zé)處理底層的鏈路層功能。(2)頭錯誤校驗(yàn)（HEC）生成及校驗(yàn)。(4)循環(huán)冗余校驗(yàn)碼（CRC）生成及校驗(yàn)。(6)有效數(shù)據(jù)加密和解密。3. 閃存ROK 101 007中的閃存以二進(jìn)制碼得格式存放在藍(lán)牙固件（Firmware）之中，它可以與基帶控制器交換數(shù)據(jù)、地址和控制信號。4. 時鐘和電源模塊ROK 101 007 模塊的內(nèi)置時鐘頻率為13MHz。另外，ROK 101 [19]。1. USB接口ROK 101 ，通過雙向端口D+和D的數(shù)據(jù)傳輸率可達(dá)到12Mbps。與該接口有關(guān)的管腳有：(1)D+（B1），D（B2）:用于數(shù)據(jù)傳輸。2. UART接口ROK 101 007的UART接口標(biāo)準(zhǔn)符合工業(yè)規(guī)范16C450，它支持的波速率有(單位：bits/s)：300,600,900,1200,1800,2400,4800，9600,19200,38400,57600,115200,230400和460800。與該接口有關(guān)的有四個管腳，具體如下：(1)TxD(B5),RxD(A5):用于收發(fā)數(shù)據(jù)。3. PCM語音接口標(biāo)準(zhǔn)的PCM語音接口的采樣速率為8kHz。考慮到編碼的健壯性