【正文】 0K10LC844 器件 在 FPGA 的實驗箱上 來 完成 數(shù)字 跑表 的設(shè)計 。 本 論 文 對數(shù)字 跑表 進(jìn)行了電路設(shè)計與程序設(shè)計，并劃分為 五個模塊：鍵輸入模塊、分頻模塊、控制模塊、計時模塊和顯示模塊。在現(xiàn)在的競賽、科研、測驗的環(huán)境中，跑表依然扮演著十分重要的角色。 VHDL 語言 ...................................... 錯誤 !未定義書簽。 第二章 實驗的軟件環(huán)境 .........................錯誤 !未定義書簽。 設(shè)計背景與意義 ................................ 錯誤 !未定義書簽。 引 言 ........................................錯誤 !未定義書簽。 作者簽名： 日 期： 目 錄 摘 要 ........................................錯誤 !未定義書簽。對本研究提供過幫助和做出過貢獻(xiàn)的個人或集體，均已在文中作了明確的說明并表示了謝意。 本 科 畢 業(yè) 論 文 基于 FPGA 的數(shù)字 跑表設(shè)計 Digital stopwatch design based on FPGA 學(xué)院名稱： 電子信息與電氣工程 學(xué)院 專業(yè)班級： 電子信息工程 （專升本） 2020 級 2020 年 5 月 畢業(yè)設(shè)計（論文）原創(chuàng)性聲明和使用授權(quán)說明 原創(chuàng)性聲明 本人鄭重承諾：所呈交的畢業(yè)設(shè)計（論文），是我個人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知，除文中特別加 以標(biāo)注和致謝的地方外，不包含其他人或組織已經(jīng)發(fā)表或公布過的研究成果，也不包含我為獲得 安陽工學(xué)院 及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過的材料。 作 者 簽 名： 日 期： 指導(dǎo)教師簽名： 日 期： 使用授權(quán)說明 本人完全了解安陽工學(xué)院關(guān)于收集、保存、使用畢業(yè)設(shè)計（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計（論文）的印刷本和電子版 本；學(xué)校有權(quán)保存畢業(yè)設(shè)計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)?？梢圆捎糜坝　⒖s印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉績?nèi)容。 Abstract ......................................錯誤 !未定義書簽。 第一章 緒 論 ..................................錯誤 !未定義書簽。 跑表的發(fā)展趨勢 ................................ 錯誤 !未定義書簽。 MAX+plusⅡ軟件 ................................ 錯誤 !未定義書簽。 第三章 跑表的設(shè)計 ............................................ 5 跑表的方案選擇 .................................................... 5 跑表的程序流程圖 .................................................. 6 頂層設(shè)計與 VHDL 源代碼 ............................................. 7 頂層實體設(shè)計及 VHDL 源代碼 ....................................... 7 頂層結(jié)構(gòu)體的設(shè)計 ................................................ 8 跑表的各個模塊分析 ................................................ 9 鍵輸入模塊 ...................................................... 9 時鐘分頻模塊 ................................................... 11 控制模塊 ....................................................... 13 跑表計時模塊 ................................................... 14 跑表顯示模塊 ................................................... 17 仿真結(jié)果 ......................................................... 20 結(jié) 語 ....................................................... 22 致 謝 ....................................................... 23 參考文獻(xiàn) .................................................... 24 附錄 A 管腳引用表 ............................................ 25 附錄 B 跑表的程序代碼 ........................................ 26 I 基于 FPGA 的數(shù)字跑表設(shè)計 摘要 ： 本數(shù)字 跑表用于 檢測需要準(zhǔn)確計時或計時場合較為 精確 且比較精密 的 環(huán)境中。隨著電子技術(shù)的發(fā)展，它 有 著更加廣闊的發(fā)展空間、也有著更加廣泛 的應(yīng)用。各個模塊通過合理的 配合 來實現(xiàn) 跑表的功能 ， 所有 功能 語言 都 用 VHDL來 完成 描述。 關(guān)鍵詞： 跑表 ； VHDL 語言； MAX+plus Ⅱ ； FPGA II Digital stopwatch design based on FPGA ABSTRACT： The digital stopwatch for detection requires accurate timing or timing occasions more accurate and more sophisticated environment. In the current petition, scientific research, test environment, stopwatch still plays a very important role. With the development of electronic technology, it has a more broad development space, also has a more extensive application. In this paper, the digital stopwatch were hardware circuit design and software design, and is divided into five modules: key input module, frequency module, control module, timing module and display module. Each module is realized by the stopwatch with reasonable, all functions are acplished with VHDL description language. This experiment mainly by Altera corporation development of EDA tools MAX + PLUS II software as pilation and simulation experiment environment, the main use of epf10k10lc844 device in FPGA experimental box pleted the design of digital stopwatch. Keywords: Stopwatch。 MAX + plus Ⅱ 。通過跑表的制作 使我進(jìn)一步的 了解了 各種中小規(guī)模集成電路的作用及 特點(diǎn)，使我 進(jìn)一步 的 學(xué)習(xí)與掌握 了 各種組合邏輯電路與時序電路的原 理 和 使用方法。時間是人生中最珍貴的東西，但 當(dāng)事情不 怎么 重要的時候，這種遺忘 倒不會出什么事 。例如 ：在醫(yī)院中，病體發(fā)作時間頻率值、手術(shù)的時間間隔、麻藥的藥效長短等高危手術(shù)中，計時就顯得尤為重要；在科研中，火箭的發(fā)射、飛機(jī)的起飛、導(dǎo)彈的攻擊、 航母 的運(yùn)行、空間站的對接等高科技產(chǎn)品中，一秒鐘的誤差就會產(chǎn)生極其嚴(yán)重的后果；在競賽中，即使是相差 那也會有一個先后 ，分秒必爭的理念就變得尤為的突出；在工程的測試中；在萬物生長中等等觀測結(jié)果的情 況下，這種對時間的精確度要求就變的非常高了，這時對于數(shù)字跑表的研究就變得尤為突出的重要 。 2 第一章 緒 論 設(shè)計 背景 與 意義 現(xiàn)在 電子產(chǎn)品 已經(jīng)融入了我們身邊的每個角落 ， 它使我們的生活變的更加的美滿和和諧 ，同時也使電子產(chǎn)品 的 性能進(jìn)一步提高 、功能進(jìn)一步強(qiáng)大 ， 其中帶給我們最大的紅利就是便捷。然而數(shù)字跑表的功能和用途有許多是電子鐘無法用精確性 和準(zhǔn)確性來取代的，跑表有著這些獨(dú)特的特點(diǎn)，也有著不可被取代的趨勢。因此本設(shè)計不采用單片機(jī)、不采用機(jī)械設(shè)備、而采用基于 FPGA 來完成數(shù)字跑表的設(shè)計。 跑表 的發(fā)展趨勢 數(shù)字 跑表 已 經(jīng) 成為 了人類在科技、競賽和檢測 中 的一種十分必要的計時裝置 ，給人們的生活、學(xué)習(xí)、工作、娛樂帶來極大的方便。 3 第二章 實驗的軟件環(huán)境 MAX+plusⅡ 軟件 本 軟件主要由層次顯示 器 、信息處理器、輸入編輯器、 設(shè)計 編譯器、設(shè)計校驗器和器件編程器 一起 構(gòu)成了一個完整獨(dú)立的 EDA 設(shè)計平臺。 圖 MAX+plusⅡ 編譯器 定時分析器， 有這樣的 分析模式 ： 時序邏輯電路性能分析模式。 MAX+plusⅡ 的設(shè)計流程主要由設(shè)計輸入、設(shè)計編譯、功能仿真 、 時序仿真、器件編程等步驟 來 完成。 VHDL 語言 的主要優(yōu)點(diǎn)是： (1)有良好的可讀性，容易被讀者理解。 (3)用它 從事設(shè)計工作，不 用 考慮線 路布局問題，降低 了 設(shè)計的復(fù)雜度 。 MAX+plusⅡ編譯器 第三方 EDA 設(shè)計文件(.edf,.sch,.xnf) 映射文件(.imf) MAX+plusⅡ設(shè)計文件（ .gdf,.tdf,） .vhd) 指定和配置 信息 (.acf) 第三方 EDA 仿真和定時文件(.edo,vo,vho,sdo) 功能仿真 (.snf) 定時仿真 (.snf) 編程文 件 (.) 4 VHDL 語言結(jié)構(gòu)體的完整格式如下： ARCHITECTURE 結(jié)構(gòu)體 OF 實體名 IS [定義語句 ] BEGIN [并行語句 1； ] [并行語句 2； ] [……] END [ARCHITECTURE] [ 結(jié)構(gòu)體名 ]； VHDL 中實體的完整格式如下： ENTITY 實體名 IS [ GENERIC (類屬表 )。 ] [ BEGIN 實體語句部分 。 它描述了一個系統(tǒng)或者電路的外觀圖。實體語句部分定義實體接口中的公共信息。 AT89C51 和 555 定時器結(jié)合來完成； ，編輯程序下載、調(diào)試、試運(yùn)行； 。 FPGA 開發(fā)平臺和 Max+plusII 操作平臺來完 成 ； ，用軟件仿真運(yùn)行； 。都能按照設(shè)計要求完成有百分秒計時功能的數(shù)字跑表。 方案二應(yīng)用領(lǐng)域比較廣泛，能結(jié)合許多設(shè)備，能夠更好、更精確的實現(xiàn)計時功能。 方案二設(shè)計主要由 五個主要模塊組成：鍵輸入模塊（主要是消除抖動之類的）； 時鐘分頻 模塊 （輸出為 100Hz 用于計時、 1kHz 用于數(shù)碼管動態(tài)掃描） ； 使能控制模塊（實現(xiàn)開始及暫停功能） ； 計數(shù)器模塊（由模十計數(shù)器和模六計數(shù)器級聯(lián)） ； 顯示控制 模塊（包括數(shù)據(jù)選擇和顯示譯碼） 。 其 主要 特點(diǎn) 描述如下： (1)啟 /停 功能 。 6 (2)計時精度 高 于 秒 ， 內(nèi)部定時時鐘信號頻率 采用 1000Hz 的時鐘輸入信號 ，以24h 為 最長 計時周期 。 圖 跑表系統(tǒng)的結(jié)構(gòu)框圖 跑表的程序流程圖