【正文】 散；幅度量化誤差由存儲(chǔ)器有限字長(zhǎng)引起造成的雜散和 DAC 非理想特性造成的雜散 [7]。 (2)輸出雜散大 。 由于受 DDS 內(nèi)部 DAC 和波形存儲(chǔ)器 (ROM)的工作速度限制，使得 DDS 輸出的最高頻率有限。 可產(chǎn)生寬帶正交信號(hào)及其他多種調(diào)制信號(hào)、可編程和全數(shù)字化、功耗低、體積小、重量輕、可靠性高、控制靈活方便等方面，并具有極高的性價(jià)比。 改變 DDS 輸出頻率，實(shí)際上改變的每一個(gè)時(shí)鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號(hào)相位的連續(xù)性。目前，大多數(shù) DDS 的分辨率在 1HZ 數(shù)量級(jí)，許多小于 1MHZ，甚至更小。 若時(shí)鐘 fclk 的頻率不變， DDS 的頻率分辨率就由 相位累加器的位數(shù) N 決定。DDS 的頻率轉(zhuǎn)換時(shí)間可達(dá)納秒數(shù)量級(jí)，比使用其它的頻率合成方法都要短數(shù)個(gè)數(shù)量級(jí)。因此，頻率轉(zhuǎn)換的時(shí)間等于頻率控制字的傳輸時(shí)間，也就是一個(gè)時(shí)鐘周期的時(shí)間。 DDS 是一個(gè)開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得 DDS天津職業(yè)技術(shù)師范大學(xué) 20xx 屆本科生畢業(yè)設(shè)計(jì) 3 的頻率轉(zhuǎn)換時(shí)間極短。 輸出頻率帶寬為 50%fclk(理論值 )， 但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對(duì)輸出信號(hào)雜散 的抑制，實(shí)際的輸出頻率帶寬仍能達(dá)到40%fclk。 DDS 在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、高分辨力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。限于當(dāng)時(shí)的技術(shù)和器件水平，它的性能指 標(biāo)尚不能與已有的技術(shù)相比，故未受到重視。在保證信號(hào)發(fā)生器的穩(wěn)定性、頻率范圍、幅值范圍等指標(biāo)的同時(shí)，實(shí)現(xiàn)對(duì)輸出信號(hào)的頻率、相位和幅值的數(shù)字控制是現(xiàn)代信號(hào)發(fā)生器的發(fā)展方向。與現(xiàn)有各類型波形發(fā)生器比較而言，產(chǎn)生的數(shù)字信號(hào)干擾小，輸出穩(wěn)定，可靠性高，特別是操作簡(jiǎn)單方便，成本低。 波形發(fā)生器也可以通過巧妙的軟件設(shè)計(jì)和簡(jiǎn)易的硬件電路，產(chǎn)生數(shù)字式的正弦波相位、頻率和幅值可調(diào)的信號(hào)?，F(xiàn)在許多 DDS 芯片都直接提供了實(shí)現(xiàn)多種數(shù)字調(diào)制的功能，實(shí)現(xiàn)起來比較簡(jiǎn)單，而要實(shí)現(xiàn)模擬線性調(diào)制具有一定的難度。 DDS 具有相位和頻率分辨率高、穩(wěn)定度好、頻率轉(zhuǎn)換時(shí)間短、輸出相位連續(xù)、可以實(shí)現(xiàn)多種數(shù)字與模擬調(diào)制的優(yōu)點(diǎn)，而可編程門陣列 (FPGA)具有集成度高、通用性好、設(shè)計(jì)靈活、編程方便、可以實(shí)現(xiàn)芯片的動(dòng)態(tài)重構(gòu)等特點(diǎn)，因此可以快速地完成復(fù)雜的數(shù)字系統(tǒng)。隨著電子信息技術(shù)的發(fā)展，對(duì)其性能的要求也越來越高，如要求頻率穩(wěn)定性高、轉(zhuǎn)換速度快，具有調(diào)幅、調(diào)頻等功能，另外還經(jīng)常需要兩路正弦信號(hào)不僅具有相同的頻率，同時(shí)要有確定的相位差 [4]。為達(dá)到此目標(biāo)，必須采用少量的 IC 器件使面積盡可能小。從 20 世紀(jì) 90 年代初以來，電子系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模集成化。 電子系統(tǒng)的集成化，不僅可使系統(tǒng)的體積小、重量輕且功耗低，更重要的是可使系統(tǒng)的可靠性大大提高。所以今天無論是民用的移動(dòng)電話、程控交換機(jī)、 集群電臺(tái)、廣播發(fā)射機(jī)和調(diào)制解調(diào)器 ,還是軍用的雷達(dá)設(shè)備、圖形處理儀器、遙控遙測(cè)設(shè)備、加密通信機(jī)中 ,都已廣泛地使用大規(guī)?？删幊唐骷?[2]?，F(xiàn)代通信系統(tǒng)的發(fā)展方向是功能更強(qiáng)、體積更小、速度更快、功耗更低。而采用直接數(shù)字合成芯片 DDS 及外加 D/A 轉(zhuǎn)換芯片構(gòu)成的可控信號(hào)源，可產(chǎn)生正弦波、調(diào)頻波、調(diào)幅波及方波等，并且其信號(hào)的頻率和幅度可由微機(jī)來精確控制，調(diào)節(jié)非常方便。 VHDL 目 錄 1 引 言 ........................................................................................................................... 1 課題背景 ............................................................................................................ 1 課題研究的目的和意義 .................................................................................... 1 國(guó)內(nèi)外概況 ........................................................................................................ 2 課題的主要研究工作 ........................................................................................ 3 現(xiàn)場(chǎng)可編程門陣列 (FPGA)..................................................................... 4 硬件描述語言 (VHDL) ............................................................................ 4 EDA 工具 Quartus II ............................................................................... 5 2 系統(tǒng)設(shè)計(jì)方案的研究 .................................................................................................. 7 系統(tǒng)實(shí)現(xiàn)的原理 ................................................................................................ 7 DDS 的基本原理 ..................................................................................... 7 FPGA 實(shí)現(xiàn)的直接數(shù)字頻率合成器 ...................................................... 9 移相原理 ................................................................................................ 10 系統(tǒng)實(shí)現(xiàn)方案分析與比較 .............................................................................. 12 頻率合成器方案 .................................................................................... 12 移相方案 ................................................................................................ 14 存儲(chǔ)器方案 ............................................................................................ 15 存儲(chǔ)器尋址方案 .................................................................................... 16 FPGA 器件的選擇 .......................................................................................... 16 3 總體設(shè)計(jì) ..................................................................................................................... 20 相位累加器部分 .............................................................................................. 20 相位 /幅度轉(zhuǎn)換電路 ........................................................................................ 20 波形表的生成 .................................................................................................. 21 D/A 轉(zhuǎn)換電路 .................................................................................................. 22 其它模塊 .......................................................................................................... 25 鎖相環(huán) (PLL) .......................................................................................... 25 分頻器 .................................................................................................... 26 電源模塊 ................................................................................................ 27 鍵盤電路和顯示電路 ............................................................................ 27 4 系統(tǒng)的實(shí)現(xiàn) ................................................................................................................. 29 系統(tǒng)的計(jì)算 ...................................................................................................... 29 系統(tǒng)的實(shí)現(xiàn) ...................................................................................................... 30 結(jié) 論 ......................................................................................................................... 33 參考文獻(xiàn) ......................................................................................................................... 34 致 謝 ......................................................................................................................... 36 附錄 1： DDS 頂層模塊圖 ............................................................................................ 37 附錄 2：源程序清單 ..................................................................................................... 38 天津職業(yè)技術(shù)師范大學(xué) 20xx 屆本科生畢業(yè)設(shè)計(jì) 1 1 引 言 課題背景 在一些電子設(shè)備的電路板故障檢測(cè)儀中，往往需要頻率、幅度都能由計(jì)算機(jī)自動(dòng)調(diào)節(jié)的信號(hào)源。 關(guān)鍵詞： 直接數(shù)字合成器；現(xiàn)場(chǎng)可編程邏輯門陣列；硬件描述語言 II ABSTRACT The DDS technique adopts full digital synthesis methods. The design bines EDA and DDS technology, EDA technology is the design of