【正文】 相位累加器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號的相位。這樣就可把存儲在波形存儲器內(nèi)的波形抽樣值(二進制編碼)經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。每來一個時鐘脈沖Fc，N位加法器將頻率控制數(shù)據(jù)K與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果Y送至累加寄存器的輸入端。它是由參考時鐘、相位累加器、正弦查詢表和D／A轉(zhuǎn)換器組成。由于本系統(tǒng)主要由單片機控制DDS實現(xiàn)，故在此著重介紹DDS的原理及其FPGA實現(xiàn)。 系統(tǒng)實現(xiàn)的原理 本設(shè)計采用直接數(shù)字頻率合成技術(shù)設(shè)計雙通道正弦信號發(fā)生器，可以輸出兩路頻率相同、相位差可調(diào)的正弦信號。步進1176。 信號發(fā)生器的組成框圖系統(tǒng)的性能要求：（1） 頻率范圍20Hz～20KHZ，步進20Hz；（2）差0176。 系統(tǒng)的性能要求信號發(fā)生器由單片機、接口電路、FPGA、低通濾波器、D/A轉(zhuǎn)換等部分組成，其中主要為用FPGA實現(xiàn)直接數(shù)字頻率合成器(DDS)的功能及單片機的控制功能。本設(shè)計主要研究由單片機控制，用現(xiàn)場可編程邏輯器件FPGA實現(xiàn)DDS功能，產(chǎn)生兩路頻率、相位可調(diào)的正弦波信號，及其各功能模塊由硬件描述語言VHDL來實現(xiàn)和仿真的方法。近年來隨著頻率合成技術(shù)的發(fā)展，DDS已廣泛應(yīng)用于通訊、導航、雷達、遙控遙測、電子測量以及現(xiàn)代化的儀器儀表工業(yè)等領(lǐng)域[8]。DDS問世之初，構(gòu)成DDS的元器件的速度限制和數(shù)字化引起的噪聲這兩個主要缺點阻礙了DDS的發(fā)展與實際應(yīng)用。 (2)輸出雜散大：由于DDS采用全數(shù)字結(jié)構(gòu)，不可避免地引入了雜散。 　　當然DDS也有局限性，主要表現(xiàn)如下： (1)輸出頻帶范圍有限：由于受DDS內(nèi)部DAC和波形存儲器(ROM)的工作速度限制，使得DDS輸出的最高頻率有限。 (4)相位變化連續(xù)：改變DDS輸出頻率，實際上改變的每一個時鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續(xù)性。只要增加相位累加器的位數(shù)N即可獲得任意小的頻率分辨率。DDS的頻率轉(zhuǎn)換時間可達納秒數(shù)量級，比使用其它的頻率合成方法都要短數(shù)個數(shù)量級。因此，頻率轉(zhuǎn)換的時間等于頻率控制字的傳輸時間，也就是一個時鐘周期的時間。 (2)頻率轉(zhuǎn)換時間短：DDS是一個開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得DDS的頻率轉(zhuǎn)換時間極短。其優(yōu)點如下：(1)輸出頻率相對帶寬較寬：輸出頻率帶寬為50%fs(理論值)。近10年間，隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器(Direct Digital Frequency Synthesis簡稱DDS或DDFS)得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點成為現(xiàn)代頻率合成技術(shù)中的驕驕者[6]。1971年，A Digital Frequency Synthesizer首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理。 國內(nèi)外概況目前市場上已有的信號發(fā)生器有很多種，其電路形式有采用運放及分立元件構(gòu)成；也有采用單片集成的函數(shù)發(fā)生器；以及以單片機和FPGA為核心，輔以必要的模擬電路構(gòu)成的DDFS數(shù)字信號發(fā)生器。信號的頻率、相位可通過鍵盤輸入并顯示。單片機是實現(xiàn)各種控制策略和算法的載體?，F(xiàn)在許多DDS芯片都直接提供了實現(xiàn)多種數(shù)字調(diào)制的功能，實現(xiàn)起來比較簡單，而要實現(xiàn)模擬線性調(diào)制具有一定的難度。DDS具有相位和頻率分辨率高、穩(wěn)定度好、頻率轉(zhuǎn)換時間短、輸出相位連續(xù)、可以實現(xiàn)多種數(shù)字與模擬調(diào)制的優(yōu)點，而可編程門陣列（FPGA）具有集成度高、通用性好、設(shè)計靈活、編程方便、可以實現(xiàn)芯片的動態(tài)重構(gòu)等特點，因此可以快速地完成復雜的數(shù)字系統(tǒng)。隨著電子信息技術(shù)的發(fā)展，對其性能的要求也越來越高，如要求頻率穩(wěn)定性高、轉(zhuǎn)換速度快，具有調(diào)幅、調(diào)頻、調(diào)相等功能，另外還經(jīng)常需要兩路正弦信號不僅具有相同的頻率，同時要有確定的相位差[4]。為達到此目標，必須采用少量的IC器件使面積盡可能小。從20世紀90年代初以來，電子系統(tǒng)日趨數(shù)字化、復雜化和大規(guī)模集成化。電子系統(tǒng)的集成化，不僅可使系統(tǒng)的體積小、重量輕且功耗低，更重要的是可使系統(tǒng)的可靠性大大提高。所以今天無論是民用的移動電話、程控交換機、集群電臺、廣播發(fā)射機和調(diào)制解調(diào)器,還是軍用的雷達設(shè)備、圖形處理儀器、遙控遙測設(shè)備、加密通信機中,都已廣泛地使用大規(guī)模可編程器件[2]?，F(xiàn)代通信系統(tǒng)的發(fā)展方向是功能更強，體積更小，速度更快，功耗更低。而采用直接數(shù)字合成芯片DDS及外加D/A轉(zhuǎn)換芯片構(gòu)成的可控信號源，可產(chǎn)生正弦波、調(diào)頻波、調(diào)幅波及方波等，并且其信號的頻率和幅度可由微機來精確控制，調(diào)節(jié)非常方便。.The thesis emphasizing discusses the designing of DDS basing on FPGA. DDS is made up of the phrase accumulator and sine ROM lookingup table, which is realized by functional EAB chip. And through setting different initial accumulator value (K1) and initial phrase value (K2), the difference of phrase between the two sine signals can be changed. As a result, two serials of sine signals with changeable digital frequency, phrase and magnitude are produced. At last, we can show the total course and result with MAX+plusII.Compared with traditional methods of frequency synthesizing, direct digital frequency synthesizing (DDS) has lots of advantages, such as short time of quick frequency exchanging, high frequency resolution, continuous phase changing, etc. Microcontrol unit has is characterized by. Many drawbacks can be overe and a good DDS system with good performance can be developed after bining the flexible control capability of microcontrol unit with high performance and integration of the FPGA devices in the same system.Keywords: MCU, FPGA, DDS, ROM sine wave generator, VHDL目錄摘要 IAbstract II1 緒言 課題背景 1 課題研究的目的和意義 1 國內(nèi)外概況 2 課題的主要研究工作 32 系統(tǒng)設(shè)計方案的研究 系統(tǒng)的性能要求 4 系統(tǒng)實現(xiàn)的原理 4 DDS的基本原理 5 FPGA實現(xiàn)的直接數(shù)字頻率合成器 6 移相原理 6 系統(tǒng)實現(xiàn)方案分析與比較 8 頻率合成器方案 8 移相方案 10 存儲器方案 10 存儲器尋址方案 113 總體設(shè)計 FPGA設(shè)計DDS電路的具體實現(xiàn) 12 相位累加器部分 12 相位/幅度轉(zhuǎn)換電路 12 波形表生成 13 D/A轉(zhuǎn)換電路 13 系統(tǒng)控制電路 13 單片機與FPGA的接口設(shè)計 13（FPGA）的選擇 15 其他電路設(shè)計 16 晶體振蕩電路 16 地址計數(shù)脈沖產(chǎn)生電路 17 幅度控制電路 17 單片機外擴展存儲器電路 18 濾波、緩沖輸出電路 18 鍵盤和顯示控制電路 194 系統(tǒng)的實現(xiàn) 系統(tǒng)的計算與仿真 20 系統(tǒng)頻率、相位和幅度的計算 20 系統(tǒng)仿真 21 單片機的編程實現(xiàn) 225 總結(jié)與展望 23致謝 25參考文獻 26附錄 1 28附錄2 29附錄3 32351 緒言 課題背景在一些電子設(shè)備的電路板故障檢測儀中，往往需要頻率、幅度都能由計算機自動調(diào)節(jié)的信號源。關(guān)鍵詞：單片機，現(xiàn)場可編程邏輯門陣列，直接數(shù)字頻率合成，正弦信號發(fā)生器,硬件描述語言 Abstract In the designing of the signal generator, the traditional method, which designs electronic circuits using discrete ponents or general digital circuits ponents, takes a long time with high cost, what’s more, the transplanting ability of it is unsatisfactory. In this design, the circuit is designed by means of EDA. Its output frequency range is 20Hz to 20KHz with an output amplitude range of to 5V(PP), and the phase difference between two outputs of the two sine signals can be modulated from 0176。與傳統(tǒng)的頻率合成方法相比，DDS合成信號具有頻率切換時間短、頻率分辨率高、相位變化連續(xù)等諸多優(yōu)點。側(cè)重敘述了用FPGA來完成直接數(shù)字頻率合成器(DDS)的設(shè)計,DDS由相位累加器和正弦ROM查找表兩個功能塊組成,其中ROM查找表由兆功能模塊LPM_ROM來實現(xiàn)?！?59176。摘要在信號發(fā)生器的設(shè)計中,傳統(tǒng)的用分立元件或通用數(shù)字電路元件設(shè)計電子線路的方法設(shè)計周期長,花費大,可移植性差。本設(shè)計是利用EDA技術(shù)設(shè)計的電路, 該信號發(fā)生器輸出信號的頻率范圍為20Hz～20KHz，～5V兩路信號之間可實現(xiàn)0176。的相位差。而通過設(shè)定不同的累加器初值(K1)和初始相位值(K2)，可以調(diào)節(jié)兩路相同頻率正弦信號之間的相位差,從而產(chǎn)生兩路數(shù)字式的頻率、相位和幅值可調(diào)的正弦波信號，最后通過MAX+plusII演示仿真結(jié)果。使用單片機靈活的控制能力與FPGA器件的高性能、高集成度相結(jié)合，可以克服傳統(tǒng)DDS設(shè)計中的不足，從而設(shè)計開發(fā)出性能優(yōu)良的DDS系統(tǒng)。to 359176。采用諸如MAX038信號發(fā)生器芯片外加電阻及切換開關(guān)等器件雖然也能調(diào)節(jié)頻率和幅度，但這種調(diào)節(jié)是離散的，且電路復雜，使用不方便[1]。另外隨著21世紀的到來，人類正在跨入信息時代。而大規(guī)?？删幊唐骷﨏PLD/FPGA在集成度、功能和速度上的優(yōu)勢正好滿足通信系統(tǒng)的這些要求。由于數(shù)字技術(shù)在處理和傳輸信息方面的各種優(yōu)點，數(shù)字技術(shù)和數(shù)字集成電路的使用已經(jīng)成為構(gòu)成現(xiàn)代電子系統(tǒng)的重要標志。因此自集成電路問世以來，集成規(guī)模便以10倍/6年的速度增長。為滿足個人電腦、無繩電話和高速數(shù)據(jù)傳輸設(shè)備的發(fā)展需求，電子廠商們越加迫切地追求電子產(chǎn)品的高功能、優(yōu)品質(zhì)、低成本、微功耗和微小封裝尺寸[3]。 課題研究的目的和意義正弦信號發(fā)生器作為電子技術(shù)領(lǐng)域中最基本的電子儀器，廣泛應(yīng)用于航空航天測控、通信系統(tǒng)、電子對抗、電子測量、科研等各個領(lǐng)域中?！‰S著數(shù)字信號處理和集成電路技術(shù)的發(fā)展，直接數(shù)字頻率合成（DDS）的應(yīng)用也越來越廣泛。由于模擬調(diào)相方法有生產(chǎn)性差、調(diào)試不方便、調(diào)制度控制不精確等缺點，因此采用數(shù)字方法實現(xiàn)各種模擬調(diào)制也越來越普遍[5]。因此本設(shè)計介紹了一種由單片機控制，并采用FPGA實現(xiàn)DDS功能，產(chǎn)生頻率和相位可調(diào)的正弦波信號的方法。波形發(fā)生器也可運用單片機技術(shù)，通過巧妙的軟件設(shè)計和簡易的硬件電路，產(chǎn)生數(shù)字式的正弦波相位、頻率和幅值可調(diào)的信號。與現(xiàn)有各類型波形發(fā)生器比較而言，產(chǎn)生的數(shù)字信號干擾小，輸出穩(wěn)定，可靠性高，特別是操作簡單方便，成本低。在保證信號發(fā)生器的穩(wěn)定性、頻率范圍、幅值范圍等指標的同時，實現(xiàn)對輸出信號的頻率、相位和幅值的數(shù)字控制是現(xiàn)代信號發(fā)生器的發(fā)展方向。限于當時的技術(shù)和器件水平，它的性能指標尚不能與已有的技術(shù)相比，故未受到重視。DDS在相對帶寬、頻率轉(zhuǎn)換時間、高分辨力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標方面遠遠超過了傳統(tǒng)頻率合成技術(shù)所能達到的水平，為系統(tǒng)提供了優(yōu)于模擬信號源的性能。但考慮到低通濾波器的特性和設(shè)計難度以及對輸出信號雜散的抑制，實際的輸出頻率帶寬仍能達到40%fs。事實上，在DDS的頻率控制字改變之后，需經(jīng)過一個時鐘周期之后按照新的相位增量累加，才能實現(xiàn)頻率的轉(zhuǎn)換。時鐘頻率越高，轉(zhuǎn)換時間越短。(3)頻率分辨率極高：若時鐘fs的頻率不變，DDS的頻率分辨率就由相位累加器的位數(shù)N決定。目前，大多數(shù)DDS的分辨率在1HZ數(shù)量級，許多小于1MHZ，甚至更小。(5)其他優(yōu)點：可產(chǎn)生寬帶正交信號及其他多種調(diào)制信號、可編程和全數(shù)字化、功耗低、體積小、重量輕、可靠性高、控制靈活方便