【正文】 佳選擇之一 。 4） FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 2） FPGA 可做其 它全定制或半定 制 ASIC 電路的中試樣片。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分。 現(xiàn)場(chǎng)可編程門陣列 (FPGA) FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場(chǎng)可編程門陣列，綜是在PAL、 GAL、 EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 （ 3） VHDL 源程序?yàn)橹饕O(shè)計(jì)文件時(shí)，其閱讀方便、可繼承性好、資料量又小的優(yōu)勢(shì)也是主要文件為電原理圖的傳統(tǒng)設(shè)計(jì)方式所無法比擬的。 （ 2） VHDL 的設(shè)計(jì)文件可以被不同 EDA 工具和各類 CPLD 器件所支持 ，并創(chuàng)建為階層式設(shè)計(jì)模塊綜合到 CPLD/FPGA 器件中，使之以最快的速度上市并自然地轉(zhuǎn)換為基于 FPGA的模擬信號(hào)檢測(cè)處理系統(tǒng)設(shè)計(jì)與仿真 5 ASIC 設(shè)計(jì)。 超高速集成電路硬件描述語言 VHDL [VHSIC (Very High Speed Integrated Circuit )Hardware Discription Language]作為 IEEE_1076標(biāo)準(zhǔn)所規(guī)范的硬件描述語言 ,得到了眾多 EDA 公司和集成電路廠商的支持與認(rèn)同，已經(jīng)成為現(xiàn)代電子設(shè)計(jì)領(lǐng)域的通用描述語言和主要設(shè)計(jì)手段。在硬件描述語言幾十年的發(fā)展歷程中 ,出現(xiàn)了百余種 HDL。 VHDL 設(shè)計(jì)技術(shù)簡(jiǎn)介 EDA 的關(guān)鍵技術(shù)之一是要求用行為抽象化方法來描述數(shù)字系統(tǒng)的硬件電路 ,即硬件描述語言 (HDL)描述方式。理論測(cè)試通過后的硬件下載主要是針對(duì)部分不明故障的排除，管腳的鎖定、引線的接觸等情況時(shí)有發(fā)生。 解決措施：當(dāng)程序在具體調(diào)試時(shí)，會(huì)出現(xiàn)語法意義、邏輯沖突和調(diào)用庫函數(shù)等一系列錯(cuò)誤，這些都將導(dǎo)致運(yùn)行的失敗。在該過程中 ,編譯軟件自動(dòng)地對(duì)設(shè)計(jì)文件進(jìn)行綜合、優(yōu)化 ,并針對(duì)所選中的器件進(jìn)行映射、布局、布線 ,產(chǎn)生相應(yīng)的位流數(shù)據(jù)文件。 設(shè)計(jì)仿真： 測(cè)試顯現(xiàn)出所設(shè)計(jì)電路的邏輯與時(shí)序，驗(yàn)證電路的正確性。 設(shè)計(jì)輸入： 采用 VHDL 硬件描述語言進(jìn)行編輯，這種編輯方式主要在于函數(shù)庫引入聲明、腳位聲明、邏輯功能的描述。整體上看來，模塊間的布局與功能銜接都是非常重要的。模擬信號(hào)檢測(cè)處理系統(tǒng)大致結(jié)構(gòu)可以分為七個(gè)主要部分，即： 8 位二進(jìn)制循環(huán)加法計(jì)數(shù)器、數(shù)據(jù)鎖存器、數(shù)據(jù)處理模塊、片選信號(hào)模塊、進(jìn)制轉(zhuǎn)換模塊、小數(shù)點(diǎn)控制模塊和七段譯碼顯示模塊等?？梢哉f，當(dāng)今的數(shù)字系統(tǒng)設(shè)計(jì)已經(jīng)離不開可編程邏輯器件和 EDA 工具。 可編程邏輯器件和 EDA 技術(shù)給今天的硬件系統(tǒng)設(shè)計(jì)者提供了強(qiáng)有力的工具，使得電子系統(tǒng)的設(shè)計(jì) 方法發(fā)生了質(zhì)的變化。新的設(shè)計(jì)方法能夠由設(shè)計(jì)者定義器件的內(nèi)部邏輯和管腳，將原來由電路板設(shè)計(jì)完成的大部分工作放在芯片的設(shè)計(jì)中進(jìn)行。在設(shè)計(jì)時(shí)，設(shè)計(jì)者幾乎沒有靈活性可言，搭成的系統(tǒng)所需的芯片種類多且數(shù)目大，故所需的市場(chǎng)成本自然就高了很多。數(shù)字系統(tǒng)最初的 “積木塊 ”是固定功能的標(biāo)準(zhǔn)集成電路。像其他電子系統(tǒng)一樣，數(shù)字系統(tǒng)往往是采用傳統(tǒng)的搭積木式的方法進(jìn)行設(shè)計(jì) ,在處理信號(hào)上面幾乎都是 A\D 轉(zhuǎn)換或者 D\A 轉(zhuǎn)換。課題所研究的技術(shù)具有良好的發(fā)展前景。使用 FPGA 器件 設(shè)計(jì) 模擬信號(hào)檢測(cè)處理系統(tǒng)，依靠于數(shù)字化的測(cè)量，采用 VHDL 硬件描述語言，以 FPGA 器件作為控制的核心，使整個(gè)系統(tǒng)顯得精簡(jiǎn)，不但能達(dá)到所要求的技術(shù)指標(biāo)，還具有靈活的現(xiàn)場(chǎng)更基于 FPGA的模擬信號(hào)檢測(cè)處理系統(tǒng)設(shè)計(jì)與仿真 3 改性，還有處理速度快，實(shí)時(shí)性好、可靠、抗干擾性強(qiáng)等優(yōu)點(diǎn)。 EDA 技術(shù)給電子設(shè)計(jì)帶來了巨大變革，尤其是硬件描述語言的出現(xiàn)和發(fā)展，解決了傳統(tǒng)用電路原 理圖設(shè)計(jì)大系統(tǒng)工程時(shí)的諸多不便，成為電子電路設(shè)計(jì)人員的最得力助手。 電子技術(shù)的發(fā)展特別是芯片技術(shù)、 EDA 技術(shù)的日趨進(jìn)步和完善，推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的迅猛發(fā)展?，F(xiàn)在即使有一些臺(tái)式的 模擬信號(hào)測(cè)試儀器 ,也需要大量的手動(dòng)操作 ,參數(shù)測(cè)試速度慢 ,越來越難以滿足電子系統(tǒng)和設(shè)備的實(shí)驗(yàn)、設(shè)計(jì)、生產(chǎn)、維護(hù)中對(duì)檢測(cè)儀表的需要。這就要求對(duì)常用重要參數(shù)達(dá)到快速準(zhǔn)確的測(cè)試。相比之下，反映該系統(tǒng)自身質(zhì)量 參數(shù)的測(cè)試手段卻遠(yuǎn)遠(yuǎn)沒有跟上。 近年來隨著科學(xué)技術(shù)的快速發(fā)展及集成電路的大量生產(chǎn)和應(yīng)用，模擬檢測(cè)系統(tǒng)作為一種功能性很強(qiáng)的工具在自動(dòng)控制系統(tǒng)、測(cè)量?jī)x表及其它電力電子設(shè)備中得到越來越廣泛的應(yīng)用，已廣泛深入到電子系統(tǒng)設(shè)計(jì)應(yīng)用的各個(gè)領(lǐng)域。 本系統(tǒng)中的外圍電路設(shè)計(jì)相對(duì)簡(jiǎn)單、可靠，且 鑒于 FPGA 和 VHDL 語言自身的特點(diǎn)，系統(tǒng)具有較好的擴(kuò)展性，在檢測(cè)具有一定的通用性?？梢宰屖褂迷撓到y(tǒng)的人快速而準(zhǔn)確的得到所需參數(shù)并且處理，讓電子產(chǎn)品的研究設(shè)計(jì)周期縮短，電子設(shè)備的維護(hù)速度提高。最關(guān)鍵部位采用 FPGA 可編程器件，借助于大規(guī)模集成的 FPGA 和高效的設(shè)計(jì)軟件，通過直接對(duì)芯片結(jié)構(gòu)的設(shè)計(jì)能夠?qū)崿F(xiàn)模擬信號(hào)檢測(cè)處理的功能。理論的軟件仿真可以通過，就這樣利用 FPGA 建模系統(tǒng)可以大大簡(jiǎn)化操作流程，減少器材用量，并且還可以把這一功能用集成芯片的方式構(gòu)造。 課題發(fā)展現(xiàn)狀和前景展望 模擬信號(hào)的檢測(cè)及處理可以在數(shù)字電子的基礎(chǔ)上實(shí)現(xiàn)。采用 FPGA/CPLD 可編程器件 ,可利用計(jì)算機(jī)軟件的方式對(duì)目標(biāo)器件進(jìn)行設(shè)計(jì) ,而以硬件的形式實(shí)現(xiàn)既定的系統(tǒng)功能。 FPGA/CPLD 不僅具有容量大、邏輯功能強(qiáng) 的特點(diǎn) ,而且兼有高速、高可靠性。 當(dāng)今電子系統(tǒng)數(shù)字化已成為有目共睹的趨勢(shì)。為保證電子產(chǎn)品設(shè)計(jì)的速度和質(zhì)量，適應(yīng) “第一時(shí)間推出產(chǎn)品 ”的設(shè)計(jì)要求，EDA 技術(shù)已成為不可缺少的一項(xiàng)先進(jìn)技術(shù)和重要工具。 基于 FPGA的模擬信號(hào)檢測(cè)處理系統(tǒng)設(shè)計(jì)與仿真 1 第 1 章 緒論 序言 隨著科學(xué)技術(shù)的進(jìn)步，電子器件和電子系統(tǒng)設(shè)計(jì)方法日新月異，電子設(shè)計(jì)自動(dòng)化（ Electronics Design Automation， EDA）技術(shù)正是適應(yīng)了現(xiàn)代電子產(chǎn)品設(shè)計(jì)的要求，吸收了多學(xué)科最新成果而形成的一門新技術(shù)。 關(guān)鍵詞： FPGA、 CPLD、 VHDL；數(shù)模（ D\A）轉(zhuǎn)換、 8 位加法計(jì)數(shù)、數(shù)據(jù)鎖存、數(shù)據(jù)處理、七段譯碼顯示； 基于 FPGA的數(shù)字式集成運(yùn)放參數(shù)測(cè)試儀 II The design of the simulated signal detection processing system and emulates based on FPGA Abstract: Program is designed based on FPGA. Actually, still pile source program with VHDL language, and through Max + PlusⅡ pile, emulate and download realization its function. Imitate signal detection processing system approximately structure can divide into 7 major parts： the 8 circulating addition counter and data lock of binary system store ware and data handling modular and flat choose signal modular , enter system conversion modular and the control modular of radix point with 7 decode to show modular. Additionally, when carrying out data to pare go up along with drop along metropolis have the burr that appears , so in the input pin of CPLD have added to eliminate shake modular. On whole, seem that it is very important that function and the layout between modular join. Handling and the detection of simulated signal can realize on the foundation of digital electron. Program fits it into puter programming ranks. Theoretical software emulation can pass , so build mould system using FPGA can simplify operating process greatly, reduce equipment to use quantity , and can still construct this function with the way of integrated chip, make its running cost reduce finally, it is very convenient to carry. The most crucial position adopts FPGA but programming device, have the aid of in the design software of efficiency and FPGA of large scale integration. Through directly realizing simulated signal for the design of chip structure the function of detection handling. This measure of testing system that adopts digitlization pletely describes language with VHDL hardware, so as FPGA device is the core of control, makes entire system look to retrench , can reach the technical index that will be beged. The testing system that pares with more other traditions has the flexible change onthespot, still have handling speed rapid, real time the good, accurately reliable strong etc. advantage of interference rejection. Keywords: FPGA \CPLD\ VHDL。這個(gè)檢測(cè)系統(tǒng)完全采用數(shù)字化的測(cè)量，采用 VHDL 硬件描述語言，以 FPGA 器件作為控制的核心，使整個(gè)系統(tǒng)顯得精簡(jiǎn)，能達(dá)到所要求的技術(shù)指標(biāo)。最關(guān)鍵部位采用 FPGA 可編程器件，借助于大規(guī)模集成的 FPGA 和高效的設(shè)計(jì)軟件。本次課題把它納入計(jì)算機(jī)編程行列。整體上看來，模塊間的布局與功能銜接都是非常重要的。模擬信號(hào)檢測(cè)處理系統(tǒng)大致結(jié)構(gòu)可以分為七個(gè)主要部分，即： 8 位二進(jìn)制循環(huán)加法計(jì)數(shù)器、數(shù)據(jù)鎖存器、數(shù)據(jù)處理模塊、片選信號(hào)模塊、進(jìn)制轉(zhuǎn)換模塊、小數(shù)點(diǎn)控制模塊和七段譯碼顯示模塊等。 基于 FPGA的數(shù)字式集成運(yùn)放參數(shù)測(cè)試儀 I 基于 FPGA 的模擬信號(hào)檢測(cè)處理系統(tǒng)設(shè)計(jì)與仿真 摘 要： 本次課題是基于 FPGA 設(shè)計(jì)。實(shí)際上仍然采用 VHDL 語言編寫源程序，并且通過 Max+PlusⅡ 進(jìn)行編譯、仿真和下載實(shí)現(xiàn)其功能。另外，在進(jìn)行數(shù) 據(jù)比較時(shí)上升沿和下降沿都會(huì)有毛刺出現(xiàn)，所以在 CPLD 的輸入管腳出添加了消抖動(dòng)模塊。 模擬 信號(hào)的檢測(cè)及處理可以在數(shù)字電子的基礎(chǔ)上實(shí)現(xiàn)。理論的軟件仿真可以通過，這樣就利用 FPGA 建模系統(tǒng)可以大大簡(jiǎn)化操作流程，減少器材用量，并且還可以把這一功能用集成芯片的方式構(gòu)造，最后使其運(yùn)作成本降低，攜帶十分方便。通過直接對(duì)芯片結(jié)構(gòu)的設(shè)計(jì)能夠?qū)崿F(xiàn)模擬信號(hào)檢測(cè)處理的功能。相比 較其他傳統(tǒng)的檢測(cè)系統(tǒng)具有靈活的現(xiàn)場(chǎng)更改性，還有處理速度快，實(shí)時(shí)性好、精確可靠、抗干擾性強(qiáng)等優(yōu)點(diǎn)。 Digitaltoanalogue ( D \ A ) change , 8 additions count , data handling , 7 decode to show。隨著基于 FPGA 的 EDA 技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大與深入， EDA 技術(shù)在電子信息、通信、自動(dòng)控制及計(jì)算機(jī)應(yīng)用等領(lǐng)域的重要性日益突出。我們這次研究設(shè)計(jì)的 “基于 FPGA的模 擬信號(hào)檢測(cè)處理系統(tǒng) ”就是運(yùn)用可編程邏輯器件為主系統(tǒng)芯片，用 VHDL 對(duì)其進(jìn)行設(shè)計(jì)開發(fā)，系統(tǒng)完全依靠于數(shù)字化的檢測(cè)，采用 VHDL 硬件描述語言，以 FPGA 器件作為控制的核心，