【正文】 為了保證轉(zhuǎn)換器的線性度，輸入的模擬電壓的絕對值應(yīng)在指定的范圍內(nèi)，否則該轉(zhuǎn)換器的線性度將可能不符合規(guī)格。模擬輸入電壓必須在采集時(shí)間（150ns）內(nèi)對16位的輸入電容（25 pF）充電。輸入的模擬輸入電流取決于以下因素：采樣率、輸入電壓和電壓源阻抗。 使用內(nèi)部參考模擬輸入：當(dāng)轉(zhuǎn)換器進(jìn)入保持模式，電壓之間的差額+ IN和 IN是在內(nèi)部電容陣列捕獲輸入。此緩沖區(qū)也可以用作在轉(zhuǎn)換過程中對所有的模數(shù)轉(zhuǎn)換器電容器充電。參考電壓：，當(dāng)使用內(nèi)部參考電壓時(shí)，引腳1(REFOUT)與引腳2(REFIN)之間應(yīng)該用導(dǎo)線連接,引腳2(REFOUT)與引腳47和48(REFM)()。模擬輸入提供兩個(gè)輸入引腳：+ IN和 IN。轉(zhuǎn)換時(shí)鐘由內(nèi)部產(chǎn)生。該ADS8402是一種高速逐次逼近寄存器（SAR）類比數(shù)位轉(zhuǎn)換器（ADC）。該ADS8402有一個(gè)單極差分輸入。該器件包括一個(gè)16位電容式SAR與固有的采樣保持的A/D轉(zhuǎn)換器。其他指標(biāo)還有：絕對精度，相對精度，微分非線性，單調(diào)性和無錯(cuò)碼，總諧波失真和積分非線性[12]。滿刻度誤差：滿刻度誤差指滿度輸出時(shí)對應(yīng)的輸入信號與理想輸入信號值之差。通常是1個(gè)或半個(gè)最小數(shù)字量的模擬變化量，表示為1LSB、1/2LSB。為了保證轉(zhuǎn)換的正確完成，采樣速率必須小于或等于轉(zhuǎn)換速率。轉(zhuǎn)換速率：是指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需的時(shí)間的倒數(shù)。 AD分類圖 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)分辨率：指數(shù)字量變化一個(gè)最小量時(shí)模擬信號的變化量，定義為滿刻度電壓 與 的比值。在直接A/D轉(zhuǎn)換器中，輸入模擬信號不需要中間變量就直接被轉(zhuǎn)換成相應(yīng)的數(shù)字信號輸出，如計(jì)數(shù)型A/D轉(zhuǎn)換器、逐次逼近型A/D轉(zhuǎn)換器和并聯(lián)比較型A/D轉(zhuǎn)換器等，其特點(diǎn)是工作速度高，轉(zhuǎn)換精度容易保證，調(diào)準(zhǔn)也比較方便。常用的集成ADC和DAC種類很多，其發(fā)展趨勢是高速度、高分辨率、易與計(jì)算機(jī)接口，以滿足各個(gè)領(lǐng)域?qū)π畔⑻幚淼囊蟆? A/D轉(zhuǎn)換電路A/D和D/A轉(zhuǎn)換器是現(xiàn)代數(shù)字系統(tǒng)中的重要組成部分，應(yīng)用日益廣泛。 模擬開關(guān)電路S1～S16接外部的16模擬信號，A0、AAA3接FPGA給的地址信號，EN接使能控制信號，VSS接地，D為輸出端，輸出的信號經(jīng)調(diào)理后送給模數(shù)轉(zhuǎn)換器。EN信號為高電平時(shí)，模擬開關(guān)有效。 ADG706的運(yùn)用本設(shè)計(jì)選用的ADG706是16路模擬選擇開關(guān)，內(nèi)部包括16路模擬開關(guān)陣列，用于通道選擇的數(shù)字譯碼電路和使能輸入控制。（5）切換速度：對于傳輸快速變化的電路，要求開關(guān)的傳輸速度高，同時(shí)應(yīng)考慮其頻率不大于A/D的轉(zhuǎn)換頻率，從而使得電路性能更優(yōu)。而實(shí)際開關(guān)斷開時(shí)為高阻狀態(tài)，漏電流不為零，常規(guī)的CMOS漏電流約1nA。（4）泄漏電流：指開關(guān)斷開時(shí)漏極電流。所以在選擇開關(guān)時(shí)應(yīng)考慮導(dǎo)通電阻，尤其是在使用低阻抗器件的時(shí)候。（2）導(dǎo)通電阻：理想的多路開關(guān)起導(dǎo)通電阻應(yīng)為零，斷開電阻應(yīng)為無窮大，但現(xiàn)實(shí)中的模擬開關(guān)達(dá)不到這一要求。 模擬多路開關(guān)的選擇選擇多路開關(guān)時(shí)，通?？紤]以下幾個(gè)參數(shù)：（1）通道數(shù)量：通道數(shù)量對切換開關(guān)傳輸被測信號的精度和切換速度有直接的影響，因?yàn)橥ǖ罃?shù)目越多，寄生電容和泄漏電流通常也越大。從傳感器輸入的所有模擬信號范圍都是0—5 V，輸入阻抗要求大于1 M歐，由于電源模塊的輸出電壓只有5 V，所以為了保證信號的完整性，設(shè)計(jì)中選用了具有軌對軌輸出特性的運(yùn)算放大器0PA4340，并進(jìn)行了適當(dāng)?shù)姆謮杭白杩蛊ヅ涮幚?，對輸出也進(jìn)行了適當(dāng)?shù)臑V波處理。數(shù)字接口提供8 位和16 位兩種選擇增加了與控制器連接的靈活性，不受管腳資源的限制。沖擊、振動、緩變模擬量接入由單電源軌至軌運(yùn)算放大器OPA4340 構(gòu)成的電壓跟隨器，16 路模擬量數(shù)據(jù)通過信號放大調(diào)理電路接入一片16 路高速模擬選擇開關(guān)ADG706，通過中控FPGA 選通將所選模擬量輸入16 位高速逐次逼近型模數(shù)轉(zhuǎn)換器ADS8402，將模擬信號轉(zhuǎn)換為數(shù)字信號；ADG706 模擬開關(guān)的切換時(shí)間42ns，16 路切換頻率至少能可靠滿足采樣頻率大于400 KHz 的模擬量信號。 信號采集及調(diào)理模塊信號采集模塊FPGA 對其外圍設(shè)備的控制全部通過I/O 端口進(jìn)行控制，極大地提高了系統(tǒng)的采集速度。數(shù)據(jù)采集與存儲控制模塊均采用Xilinx 公司的SpartanⅡ系列FPGA 中的XC2S100實(shí)現(xiàn)。根據(jù)整體設(shè)計(jì)方案，將各個(gè)模塊細(xì)化，調(diào)理電路16路模擬信號A/D轉(zhuǎn)換多路模擬開關(guān)FIFO外部數(shù)據(jù)緩沖FPGA主控單元USB單片機(jī)flash上位機(jī) 系統(tǒng)整體結(jié)構(gòu)圖總結(jié)如下：模擬信號輸入端的輸入信號為需要采集的模擬信號，一般由傳感器提供；信號調(diào)理電路的主要作用是濾掉干擾，使傳感器輸入的被測模擬量更加準(zhǔn)確；A/D轉(zhuǎn)換使模擬量轉(zhuǎn)換成數(shù)字量，以便實(shí)現(xiàn)數(shù)據(jù)采集的目的；FPGA提供整個(gè)系統(tǒng)的控制信號，讓整個(gè)系統(tǒng)正常有序的工作；FIFO用來提供對采樣后的數(shù)據(jù)進(jìn)行緩存。FLASH存儲器模塊在系統(tǒng)中主要完成數(shù)字信息的存儲。FPGA中心控制模塊由FPGA及外圍電路組成。模擬信號的采集電路通常由模擬多路開關(guān)、電壓跟隨器、A/D轉(zhuǎn)換器等部分組成。多路模擬量數(shù)據(jù)采集模塊FLASH存儲模塊FPGA中心控制模塊 整體設(shè)計(jì)方案以上系統(tǒng)由多路模擬量數(shù)據(jù)采集模塊、FPGA中心控制模塊、flash存儲模塊以及其它外圍輔助電路組成。技術(shù)要求如下：（1）信號采集電平范圍：05VDC；（2）采樣位數(shù)：16bits（3）每通道采樣率：40KHz；（4）能夠完成FLASH的讀寫、擦除操作。本課題的主要目的就是：對16路模擬信號進(jìn)行AD轉(zhuǎn)換，通過FPGA將轉(zhuǎn)換得到的數(shù)據(jù)存儲到FLASH存儲器中。隨著應(yīng)用領(lǐng)域的不斷深入，信號分辨率、采樣率，數(shù)據(jù)存儲容量，存儲時(shí)間等要求都大幅提升，設(shè)備可靠性和實(shí)時(shí)性要求也越來越高，因此高精度、高可靠性的大容量數(shù)據(jù)采集存儲系統(tǒng)就顯得尤為重要，而且抗沖擊干擾能力、可擴(kuò)展性及可移植性等方面因素都必須嚴(yán)格考慮處理[5][6]。隨著接口總線的進(jìn)步，分布式數(shù)據(jù)采集是數(shù)據(jù)采集系統(tǒng)發(fā)展的一個(gè)重要趨勢[4]。分布式的基本方式之一是智能采集模塊記錄信號，通過一些通用總線如RS232，RS485進(jìn)行傳送，或者采用基于現(xiàn)場總線的數(shù)據(jù)采集模塊，流行的現(xiàn)場總線如CAN總線等，通過現(xiàn)場總線將智能采集模塊引入計(jì)算機(jī)，上位機(jī)通過定制的軟件和智能模塊通信。集中式的基本方式是采用數(shù)據(jù)采集卡進(jìn)行數(shù)據(jù)采集，將一塊基于ISA或PCI的板卡插入PC機(jī)上，把外部信號引至計(jì)算機(jī)的端口然后接入數(shù)據(jù)采集卡，通過定制的軟件就可以進(jìn)行采集，其顯著優(yōu)點(diǎn)是成本較低、速度塊。數(shù)據(jù)采集系統(tǒng)的接口方式也己經(jīng)拓展到ISA、PCI、USB、EIEEl394及VXI、PXI等多種總線接口，USB總線由于具有安裝方便、高帶寬、易擴(kuò)展等優(yōu)點(diǎn)，其中USB2．0標(biāo)準(zhǔn)有著高達(dá)480Mbs的理論傳輸速率(USB3．0標(biāo)準(zhǔn)也已經(jīng)發(fā)布)，已經(jīng)逐漸成為計(jì)算機(jī)接口的主流。目前，數(shù)據(jù)采集系統(tǒng)一般從數(shù)字信號處理器(DSP)和總線技術(shù)兩個(gè)方面進(jìn)行技術(shù)改進(jìn)以提高精度和速度。隨著工業(yè)化和現(xiàn)代化水平的不斷發(fā)展，以數(shù)據(jù)采集系統(tǒng)為核心的設(shè)備迅速在國內(nèi)外得到了廣泛的應(yīng)用，且對數(shù)據(jù)采集的要求日益提高。簡言之，數(shù)據(jù)采集系統(tǒng)的主要任務(wù)就是把輸入的模擬信號轉(zhuǎn)換成數(shù)字信號，并對其進(jìn)行處理，為進(jìn)一步操作做準(zhǔn)備。 數(shù)據(jù)采集系統(tǒng)研究現(xiàn)狀隨著數(shù)字化進(jìn)程的加快，工業(yè)生產(chǎn)和科學(xué)研究等各個(gè)領(lǐng)域?qū)?shù)據(jù)采集提出了更高的要求。配置數(shù)據(jù)存放在片內(nèi)的SRAM或者熔絲圖上，基于SRAM的FPGA器件工作前需要從芯片外部加載配置數(shù)據(jù)?，F(xiàn)場可編程門陣列FPGA器件是Xilinx公司1985年首家推出的，它是一種新型的高密度PLD，采用CMOSSRAM工藝制作，其內(nèi)部由許多獨(dú)立的可編程邏輯模塊(CLB)組成，邏輯塊之間可以靈活的相互連接。在保證精度的條件下，應(yīng)有盡可能高的采樣速度，以滿足實(shí)時(shí)采集、實(shí)時(shí)處理和實(shí)時(shí)控制的要求[1]。同時(shí)，將計(jì)算得到的數(shù)據(jù)進(jìn)行顯示、儲存或打印，以便實(shí)現(xiàn)對某些物理量的監(jiān)視，其中一部分?jǐn)?shù)據(jù)還將被生產(chǎn)過程中的計(jì)算機(jī)控制系統(tǒng)用來進(jìn)行某些物理量的控制?？傊?，不論在哪個(gè)應(yīng)用領(lǐng)域中，數(shù)據(jù)的采集與處理越及時(shí)，工作效率就越高，取得的經(jīng)濟(jì)效益就越大。相應(yīng)的系統(tǒng)稱為數(shù)據(jù)采集系統(tǒng)。中北大學(xué)信息商務(wù)學(xué)院2011屆畢業(yè)設(shè)計(jì)說明書多路模擬信號采集電路畢業(yè)論文1 緒論 課題來源及研究的目的和意義近年來，數(shù)據(jù)采集與處理的新技術(shù)、新方法，直接或間接地引發(fā)其革新和變化，實(shí)時(shí)監(jiān)控(遠(yuǎn)程監(jiān)控)與仿真技術(shù)(包括傳感器、數(shù)據(jù)采集、微機(jī)芯片數(shù)據(jù)、可編程控制器PLC、現(xiàn)場總線處理、流程控制、曲線與動畫顯示、自動故障診斷與報(bào)表輸出等)把數(shù)據(jù)采集與處理技術(shù)提高到一個(gè)嶄新的水平?！皵?shù)據(jù)采集”是指將溫度、壓力、流量、位移等模擬量采集轉(zhuǎn)換成數(shù)字量后，再由計(jì)算機(jī)進(jìn)行存儲、處理、顯示或打印的過程。從嚴(yán)格意義上說，數(shù)據(jù)采集系統(tǒng)應(yīng)該是用計(jì)算機(jī)控制的多路數(shù)據(jù)自動檢測或巡回檢測，并且能夠?qū)?shù)據(jù)實(shí)行存儲、處理、分析計(jì)算，以及從檢測的數(shù)據(jù)中提取可用的信息，供顯示、記錄、打印或描繪的系統(tǒng)。 　　數(shù)據(jù)采集系統(tǒng)的任務(wù)，具體地說，就是傳感器從被測對象獲取有用信息，并將其輸出信號轉(zhuǎn)換為計(jì)算機(jī)能識別的數(shù)字信號，然后送入計(jì)算機(jī)進(jìn)行相應(yīng)的處理，得出所需的數(shù)據(jù)。 　　 　　數(shù)據(jù)采集系統(tǒng)性能的好壞，主要取決于它的精度和速度?，F(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)的出現(xiàn)是超大規(guī)模集成電路(VLSI)技術(shù)和計(jì)算機(jī)輔助設(shè)計(jì)(CAD)技術(shù)發(fā)展的結(jié)果，是當(dāng)代電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)，它的硬件描述語言的可修改性、高集成性、高速低功耗、開發(fā)周期短、硬件與軟件并行性決定了它的崛起是必然的趨勢。CLB的功能很強(qiáng)，不僅能夠?qū)崿F(xiàn)邏輯函數(shù)，還可配置成RAM等復(fù)雜的形式。配置數(shù)據(jù)可以存儲在片外的EPROM或者計(jì)算機(jī)上，設(shè)計(jì)人員可以控制加載過程，在現(xiàn)場修改器件的邏輯功能，即所謂現(xiàn)場可編程[2][3]。數(shù)據(jù)采集作為信息處理系統(tǒng)的最前端，從廣義上講，主要包括以下幾個(gè)方面：數(shù)據(jù)的采集、數(shù)據(jù)的存儲、數(shù)據(jù)的初步處理等，并且一般需要通過PC接口總線將數(shù)據(jù)送入計(jì)算機(jī)，根據(jù)不同的需要進(jìn)行相應(yīng)的算法處理。數(shù)據(jù)采集技術(shù)已經(jīng)在雷達(dá)系統(tǒng)、通信設(shè)備、水聲探測、遙感探測、語音處理、智能儀器設(shè)備、工業(yè)自動化系統(tǒng)以及生物醫(yī)學(xué)工程等眾多領(lǐng)域得到廣泛的應(yīng)用，并取得了巨大的經(jīng)濟(jì)效益和提高了工作效率。數(shù)據(jù)采集系統(tǒng)追求的主要目標(biāo)有兩個(gè)：一是精度高，二是速度快，一般是在保證精度的前提下提高速度；提高數(shù)據(jù)采集的速度主要是提高了工作效率和擴(kuò)大數(shù)據(jù)采集系統(tǒng)的適用范圍。隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展，高性能DSP芯片層出不窮，新型高速、高分辨率的數(shù)據(jù)轉(zhuǎn)換部件不斷涌現(xiàn)。目前形成了以插卡式和便攜式為主的兩種產(chǎn)品，數(shù)據(jù)采集系統(tǒng)可分為基于板卡的集中式數(shù)據(jù)采集系統(tǒng)和基于分布式的數(shù)據(jù)采集系統(tǒng)。但是，采用板卡安裝麻煩、價(jià)格昂貴、易受干擾，同時(shí)由于計(jì)算機(jī)插槽數(shù)量和地址、中斷資源的限制，不可能掛接很多設(shè)備。它的優(yōu)點(diǎn)是易維護(hù)、布線簡單、可靠性高；缺點(diǎn)是由于接口總線的