【正文】 S10S11S12S13S14S15S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15表中共有16行*16列數(shù)據(jù)，每行代表采樣率為40KHZ的信號(hào)。其余3個(gè)時(shí)鐘輸入端都接地以防止干擾。 配置電路 當(dāng)FPGA作為主芯片時(shí)，必須給其配置一個(gè)時(shí)鐘驅(qū)動(dòng)的PROM。 電源電路當(dāng)EN腳連接到一個(gè)低電平時(shí)該器件開始工作。TPS703xx系列器件的設(shè)計(jì)為數(shù)字信號(hào)處理器、專用集成電路、FPGA和雙輸出穩(wěn)壓器等提供完整的電源。FPGA采用Xilinx公司Spartan2系列XC2S100，作為一個(gè)對(duì)Flash操作的主控設(shè)備。采用FPGA作為主控制器對(duì)FLASH進(jìn)行操作，系統(tǒng)與主機(jī)之間采用USB2．0接口芯片CY7C68013實(shí)現(xiàn)通信。一根讀信號(hào)線USBRD，實(shí)現(xiàn)上位機(jī)對(duì)n鵠h的無(wú)效塊檢測(cè)和讀取操作。FIFO的控制：FPGA通過(guò)輸出的W信號(hào)來(lái)控制FIFO的存儲(chǔ)，當(dāng)W信號(hào)為低電平時(shí)，將數(shù)據(jù)寫入FIFO。數(shù)據(jù)輸入和輸出端均只使用前8位（Q0～QD0～D7）；讀允許信號(hào)R由另外一個(gè)系統(tǒng)的控制信號(hào)提供；寫允許信號(hào)W由FPGA輸入，當(dāng)W為低時(shí)，將轉(zhuǎn)換后的數(shù)據(jù)存入IDT7206；復(fù)位信號(hào)RS由FPGA控制，當(dāng)RS輸入為低電平時(shí)器件開始復(fù)位，其內(nèi)部讀和寫都將回到初始位置且RS上升沿來(lái)臨之前讀信號(hào)和寫信號(hào)都將保持高電平。任何數(shù)據(jù)的讀取發(fā)生在先進(jìn)先出的基礎(chǔ)上的持續(xù)的寫操作。為了防止數(shù)據(jù)溢出，最后一個(gè)寫信號(hào)來(lái)臨時(shí)滿標(biāo)志（FF）將置低，它會(huì)抑制寫信號(hào)的寫入操作。寫允許（W）：一個(gè)寫周期開始于滿標(biāo)志（FF）為高且寫信號(hào)的下降沿來(lái)臨時(shí)，數(shù)據(jù)建立和保持時(shí)間必須堅(jiān)持到寫寫信號(hào)的上升沿。該設(shè)備提供了9位寬度的數(shù)據(jù)存儲(chǔ)輸入輸出和一個(gè)控制作為用戶的選擇校驗(yàn)位。　　寫指針：指向下一個(gè)要寫入的地址的，寫完自動(dòng)加1?！　】諛?biāo)志：FIFO已空或?qū)⒁諘r(shí)由FIFO的狀態(tài)電路送出的一個(gè)信號(hào)，以阻止FIFO的讀操作繼續(xù)從FIFO中讀出數(shù)據(jù)而造成無(wú)效數(shù)據(jù)的讀出。在一個(gè)具體的應(yīng)用中也不可能由一些參數(shù)算數(shù)精確的所需FIFO深度為多少，這在寫速度大于讀速度的理想狀態(tài)下是可行的，但在實(shí)際中用到的FIFO深度往往要大于計(jì)算值。 FIFO的一些重要參數(shù)FIFO的寬度：它指的是FIFO一次讀寫操作的數(shù)據(jù)位，就像MCU有8位和16位，ARM 32位等等，F(xiàn)IFO的寬度在單片成品IC中是固定的，也有可選擇的，如果用FPGA自己實(shí)現(xiàn)一個(gè)FIFO，其數(shù)據(jù)位，也就是寬度是可以自己定義的。他與普通存儲(chǔ)器的區(qū)別是沒(méi)有外部讀寫地址線，這樣使用起來(lái)非常簡(jiǎn)單，但缺點(diǎn)就是只能順序?qū)懭霐?shù)據(jù)，順序的讀出數(shù)據(jù)，其數(shù)據(jù)地址由內(nèi)部讀寫指針自動(dòng)加1完成，不能像普通存儲(chǔ)器那樣可以由地址線決定讀取或?qū)懭肽硞€(gè)指定的地址。當(dāng)復(fù)位結(jié)束，RESET信號(hào)為高電平時(shí)轉(zhuǎn)換器恢復(fù)正常運(yùn)作模式[13]。種類模擬量大小數(shù)字輸出最大轉(zhuǎn)換范圍2Vref精度2Vref/65535二進(jìn)制碼十六進(jìn)制碼最大轉(zhuǎn)換量Vref0111 1111 1111 11117FFF最小轉(zhuǎn)換量00000 0000 0000 000000000Vref1000 0000 0000 00008000 理想輸入電壓和輸出代碼當(dāng)BYTE是低電平時(shí)將從DB15～DB0輸出一個(gè)全16位字由高位至低位的數(shù)據(jù)。CONVST變低時(shí)，BUSY引腳輸出高電平并且在這個(gè)轉(zhuǎn)換過(guò)程中BUSY一直為高電平直至轉(zhuǎn)換結(jié)束才變成低電平。單端輸入源可能會(huì)被轉(zhuǎn)換為差分信號(hào)。模擬輸入電壓必須在采集時(shí)間（150ns）內(nèi)對(duì)16位的輸入電容（25 pF）充電。 使用內(nèi)部參考模擬輸入：當(dāng)轉(zhuǎn)換器進(jìn)入保持模式，電壓之間的差額+ IN和 IN是在內(nèi)部電容陣列捕獲輸入。參考電壓：，當(dāng)使用內(nèi)部參考電壓時(shí)，引腳1(REFOUT)與引腳2(REFIN)之間應(yīng)該用導(dǎo)線連接,引腳2(REFOUT)與引腳47和48(REFM)()。轉(zhuǎn)換時(shí)鐘由內(nèi)部產(chǎn)生。該ADS8402有一個(gè)單極差分輸入。其他指標(biāo)還有：絕對(duì)精度，相對(duì)精度，微分非線性，單調(diào)性和無(wú)錯(cuò)碼，總諧波失真和積分非線性[12]。通常是1個(gè)或半個(gè)最小數(shù)字量的模擬變化量，表示為1LSB、1/2LSB。轉(zhuǎn)換速率：是指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需的時(shí)間的倒數(shù)。在直接A/D轉(zhuǎn)換器中，輸入模擬信號(hào)不需要中間變量就直接被轉(zhuǎn)換成相應(yīng)的數(shù)字信號(hào)輸出，如計(jì)數(shù)型A/D轉(zhuǎn)換器、逐次逼近型A/D轉(zhuǎn)換器和并聯(lián)比較型A/D轉(zhuǎn)換器等，其特點(diǎn)是工作速度高，轉(zhuǎn)換精度容易保證，調(diào)準(zhǔn)也比較方便。 A/D轉(zhuǎn)換電路A/D和D/A轉(zhuǎn)換器是現(xiàn)代數(shù)字系統(tǒng)中的重要組成部分，應(yīng)用日益廣泛。EN信號(hào)為高電平時(shí)，模擬開關(guān)有效。（5）切換速度：對(duì)于傳輸快速變化的電路，要求開關(guān)的傳輸速度高，同時(shí)應(yīng)考慮其頻率不大于A/D的轉(zhuǎn)換頻率，從而使得電路性能更優(yōu)。（4）泄漏電流：指開關(guān)斷開時(shí)漏極電流。（2）導(dǎo)通電阻：理想的多路開關(guān)起導(dǎo)通電阻應(yīng)為零，斷開電阻應(yīng)為無(wú)窮大，但現(xiàn)實(shí)中的模擬開關(guān)達(dá)不到這一要求。從傳感器輸入的所有模擬信號(hào)范圍都是0—5 V，輸入阻抗要求大于1 M歐，由于電源模塊的輸出電壓只有5 V，所以為了保證信號(hào)的完整性，設(shè)計(jì)中選用了具有軌對(duì)軌輸出特性的運(yùn)算放大器0PA4340，并進(jìn)行了適當(dāng)?shù)姆謮杭白杩蛊ヅ涮幚?，?duì)輸出也進(jìn)行了適當(dāng)?shù)臑V波處理。沖擊、振動(dòng)、緩變模擬量接入由單電源軌至軌運(yùn)算放大器OPA4340 構(gòu)成的電壓跟隨器，16 路模擬量數(shù)據(jù)通過(guò)信號(hào)放大調(diào)理電路接入一片16 路高速模擬選擇開關(guān)ADG706，通過(guò)中控FPGA 選通將所選模擬量輸入16 位高速逐次逼近型模數(shù)轉(zhuǎn)換器ADS8402，將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)；ADG706 模擬開關(guān)的切換時(shí)間42ns，16 路切換頻率至少能可靠滿足采樣頻率大于400 KHz 的模擬量信號(hào)。數(shù)據(jù)采集與存儲(chǔ)控制模塊均采用Xilinx 公司的SpartanⅡ系列FPGA 中的XC2S100實(shí)現(xiàn)。FLASH存儲(chǔ)器模塊在系統(tǒng)中主要完成數(shù)字信息的存儲(chǔ)。模擬信號(hào)的采集電路通常由模擬多路開關(guān)、電壓跟隨器、A/D轉(zhuǎn)換器等部分組成。技術(shù)要求如下：（1）信號(hào)采集電平范圍：05VDC；（2）采樣位數(shù)：16bits（3）每通道采樣率：40KHz；（4）能夠完成FLASH的讀寫、擦除操作。隨著應(yīng)用領(lǐng)域的不斷深入，信號(hào)分辨率、采樣率，數(shù)據(jù)存儲(chǔ)容量，存儲(chǔ)時(shí)間等要求都大幅提升，設(shè)備可靠性和實(shí)時(shí)性要求也越來(lái)越高，因此高精度、高可靠性的大容量數(shù)據(jù)采集存儲(chǔ)系統(tǒng)就顯得尤為重要，而且抗沖擊干擾能力、可擴(kuò)展性及可移植性等方面因素都必須嚴(yán)格考慮處理[5][6]。分布式的基本方式之一是智能采集模塊記錄信號(hào)，通過(guò)一些通用總線如RS232，RS485進(jìn)行傳送，或者采用基于現(xiàn)場(chǎng)總線的數(shù)據(jù)采集模塊，流行的現(xiàn)場(chǎng)總線如CAN總線等，通過(guò)現(xiàn)場(chǎng)總線將智能采集模塊引入計(jì)算機(jī)，上位機(jī)通過(guò)定制的軟件和智能模塊通信。數(shù)據(jù)采集系統(tǒng)的接口方式也己經(jīng)拓展到ISA、PCI、USB、EIEEl394及VXI、PXI等多種總線接口，USB總線由于具有安裝方便、高帶寬、易擴(kuò)展等優(yōu)點(diǎn)，其中USB2．0標(biāo)準(zhǔn)有著高達(dá)480Mbs的理論傳輸速率(USB3．0標(biāo)準(zhǔn)也已經(jīng)發(fā)布)，已經(jīng)逐漸成為計(jì)算機(jī)接口的主流。隨著工業(yè)化和現(xiàn)代化水平的不斷發(fā)展，以數(shù)據(jù)采集系統(tǒng)為核心的設(shè)備迅速在國(guó)內(nèi)外得到了廣泛的應(yīng)用，且對(duì)數(shù)據(jù)采集的要求日益提高。 數(shù)據(jù)采集系統(tǒng)研究現(xiàn)狀隨著數(shù)字化進(jìn)程的加快，工業(yè)生產(chǎn)和科學(xué)研究等各個(gè)領(lǐng)域?qū)?shù)據(jù)采集提出了更高的要求。現(xiàn)場(chǎng)可編程門陣列FPGA器件是Xilinx公司1985年首家推出的，它是一種新型的高密度PLD，采用CMOSSRAM工藝制作，其內(nèi)部由許多獨(dú)立的可編程邏輯模塊(CLB)組成，邏輯塊之間可以靈活的相互連接。同時(shí)，將計(jì)算得到的數(shù)據(jù)進(jìn)行顯示、儲(chǔ)存或打印，以便實(shí)現(xiàn)對(duì)某些物理量的監(jiān)視，其中一部分?jǐn)?shù)據(jù)還將被生產(chǎn)過(guò)程中的計(jì)算機(jī)控制系統(tǒng)用來(lái)進(jìn)行某些物理量的控制。相應(yīng)的系統(tǒng)稱為數(shù)據(jù)采集系統(tǒng)。“數(shù)據(jù)采集”是指將溫度、壓力、流量、位移等模擬量采集轉(zhuǎn)換成數(shù)字量后，再由計(jì)算機(jī)進(jìn)行存儲(chǔ)、處理、顯示或打印的過(guò)程。 　　數(shù)據(jù)采集系統(tǒng)的任務(wù)，具體地說(shuō)，就是傳感器從被測(cè)對(duì)象獲取有用信息，并將其輸出信號(hào)轉(zhuǎn)換為計(jì)算機(jī)能識(shí)別的數(shù)字信號(hào)，然后送入計(jì)算機(jī)進(jìn)行相應(yīng)的處理，得出所需的數(shù)據(jù)?，F(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)的出現(xiàn)是超大規(guī)模集成電路(VLSI)技術(shù)和計(jì)算機(jī)輔助設(shè)計(jì)(CAD)技術(shù)發(fā)展的結(jié)果，是當(dāng)代電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)，它的硬件描述語(yǔ)言的可修改性、高集成性、高速低功耗、開發(fā)周期短、硬件與軟件并行性決定了它的崛起是必然的趨勢(shì)。配置數(shù)據(jù)可以存儲(chǔ)在片外的EPROM或者計(jì)算機(jī)上，設(shè)計(jì)人員可以控制加載過(guò)程，在現(xiàn)場(chǎng)修改器件的邏輯功能，即所謂現(xiàn)場(chǎng)可編程[2][3]。數(shù)據(jù)采集技術(shù)已經(jīng)在雷達(dá)系統(tǒng)、通信設(shè)備、水聲探測(cè)、遙感探測(cè)、語(yǔ)音處理、智能儀器設(shè)備、工業(yè)自動(dòng)化系統(tǒng)以及生物醫(yī)學(xué)工程等眾多領(lǐng)域得到廣泛的應(yīng)用，并取得了巨大的經(jīng)濟(jì)效益和提高了工作效率。隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展，高性能DSP芯片層出不窮，新型高速、高分辨率的數(shù)據(jù)轉(zhuǎn)換部件不斷涌現(xiàn)。但是，采用板卡安裝麻煩、價(jià)格昂貴、易受