【文章內(nèi)容簡(jiǎn)介】 f (audio_func == LINEOUT_PLAY){ AUDIO_DacEnableSoftMute(TRUE)。 AUDIO_MicBoost(FALSE)。 AUDIO_MicMute(TRUE)。 AUDIO_LineInMute(FALSE)。 AUDIO_DacEnableSoftMute(FALSE)。 //AUDIO_DacDeemphasisControl(DEEMPHASIS_48K)。 AUDIO_DacEnableZeroCross(ui_is_dac_zero_cross())。 AUDIO_SetLineOutVol(LINEOUT_DEFUALT_VOL, LINEOUT_DEFUALT_VOL)。 // max 7F, min: 30, 0x79: 0 db AUDIO_DacEnableSoftMute(FALSE)。 } if (record_sample_rate == 8000) AUDIO_SetSampleRate(RATE_ADC8K_DAC8K)。 else if (record_sample_rate == 32000) AUDIO_SetSampleRate(RATE_ADC32K_DAC32K)。 else if (record_sample_rate == 48000) AUDIO_SetSampleRate(RATE_ADC48K_DAC48K)。 else if (record_sample_rate == 44100) AUDIO_SetSampleRate(RATE_ADC44K1_DAC44K1)。 else AUDIO_SetSampleRate(RATE_ADC96K_DAC96K)。 // AUDIO_InterfaceActive(TRUE)。 return bSuccess。 }如圖15所示為音頻解碼芯片WM8731的音頻處理軟件開(kāi)發(fā)流程圖圖1音頻處理流程圖 結(jié)果展示本次設(shè)計(jì)的結(jié)果如圖，圖16為MIC接口進(jìn)行音頻輸入過(guò)程的成果展示，音頻信號(hào)從MIC端口輸入，LCD顯示目前狀態(tài)為MIC錄音過(guò)程。數(shù)碼管顯示錄音時(shí)長(zhǎng)。圖17為音頻輸出過(guò)程，通過(guò)耳機(jī)可以聽(tīng)到經(jīng)過(guò)處理的音頻信號(hào)，LCD顯示目前狀態(tài)為播放過(guò)程。數(shù)碼管顯示播放時(shí)長(zhǎng)。圖1MIC接口進(jìn)行音頻輸入過(guò)程圖1音頻輸出過(guò)程 本章小結(jié)本章主要介紹了SOPC系統(tǒng)設(shè)計(jì)的軟件開(kāi)發(fā)環(huán)境，軟件開(kāi)發(fā)使用Nios II IDE，它是基于Eclipse IDE的集成開(kāi)發(fā)環(huán)境。在具體設(shè)計(jì)方面，本章接收人機(jī)接口各部分的功能，從這里可以看出本次設(shè)計(jì)可以說(shuō)是考慮得相當(dāng)全面，當(dāng)然，需要改進(jìn)的地方也很多。I2C總線(xiàn)協(xié)議的程序設(shè)計(jì)也是很此課題的重難點(diǎn)之一，在本章也對(duì)該總線(xiàn)協(xié)議的開(kāi)發(fā)流程做了具體介紹。本次可以設(shè)計(jì)的另一個(gè)重難點(diǎn)是音頻編/解碼芯片WM8731的驅(qū)動(dòng)設(shè)計(jì)，本章對(duì)其驅(qū)動(dòng)代碼做了大致的描述，這部分的模塊主要控制WM8731對(duì)聲音信號(hào)進(jìn)行錄制和播放，另外還有在其他模塊對(duì)于錄制和播放過(guò)程進(jìn)行調(diào)整、控制、顯示，本章沒(méi)有一一列舉。本章的核心重點(diǎn)，是對(duì)音頻信號(hào)的處理，這也是本次設(shè)計(jì)的目的，經(jīng)過(guò)處理之后的音頻信號(hào)完全可以達(dá)到設(shè)計(jì)的初衷，也是本次課題的一大亮點(diǎn)。5 總結(jié)與展望本課題主要研究基于FPGA的音頻處理技術(shù)，利用FPGA器件對(duì)音頻處理芯片WM8731進(jìn)行相關(guān)配置，實(shí)現(xiàn)對(duì)音頻信號(hào)的處理。本次設(shè)計(jì)涉及到的內(nèi)容有基于NIOS II的SOPC系統(tǒng)構(gòu)架，音頻信號(hào)的錄放，WM8731芯片的控制，I2C協(xié)議，SDRAM的讀寫(xiě)。在進(jìn)行SOPC系統(tǒng)的構(gòu)架方面，本次設(shè)計(jì)主要應(yīng)用Altera公司推出的FPGA/CPLD集成開(kāi)發(fā)環(huán)境Quartus II完成。Quartus II 是Altera公司的綜合性PLD開(kāi)發(fā)軟件，支持原理圖、VHDL、Verilog HDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。而軟件部分，軟件開(kāi)發(fā)使用Nios II IDE，它是基于Eclipse IDE的集成開(kāi)發(fā)環(huán)境，Nios II集成開(kāi)發(fā)環(huán)境(IDE)是Nios II系列嵌入式處理器的基本軟件開(kāi)發(fā)工具。所有軟件開(kāi)發(fā)任務(wù)都可以Nios II IDE下完成，包括編輯、編譯和調(diào)試程序。 SOPC Builder生成系統(tǒng)后，可直接使用Nios II IDE設(shè)計(jì)C/C++應(yīng)用程序代碼。在音頻編解碼芯片WM8731的驅(qū)動(dòng)上，根據(jù)Verilog HDL可移植性和不依賴(lài)器件的特點(diǎn)，經(jīng)過(guò)適當(dāng)?shù)男拚摽刂破骺梢砸浦驳礁黝?lèi)FPGA中，以控制兼容I2C和I2S總線(xiàn)的音頻編解碼芯片。避免了重復(fù)開(kāi)發(fā)，這樣既縮短了設(shè)計(jì)周期又降低了設(shè)計(jì)成本，可大大提高設(shè)計(jì)的效率。系統(tǒng)在功能擴(kuò)展上具有極大的潛力，有很好的應(yīng)用前景和科研價(jià)值。由于時(shí)間限制和自身所掌握的知識(shí)還不夠，本次設(shè)計(jì)還有很多缺點(diǎn)，特別是音頻處理方面還不夠完善，與當(dāng)今社會(huì)的高技術(shù)人員開(kāi)發(fā)出來(lái)的技術(shù)相比，還有巨大的差距，因此本課題的設(shè)計(jì)還有的很多地方，需要作進(jìn)一步改進(jìn)。致謝首先，我在此我衷心的感謝唐庭龍老師的精心指導(dǎo)，這個(gè)課題進(jìn)行以來(lái)，我遇到了很多困難。首先是課題實(shí)施方案的確定，在開(kāi)始的時(shí)候就遇到很大問(wèn)題，由于沒(méi)有一個(gè)很好的方案，在處理這個(gè)課題的時(shí)候困難重重，最終確定下以給予Nios II的SOPC系統(tǒng)進(jìn)行音頻信號(hào)處理后，進(jìn)過(guò)很多努力，大部分的問(wèn)題都迎刃而解，在這個(gè)課題上付出了很多努力，到今天終于將畢業(yè)設(shè)計(jì)完成，一這路走來(lái)，成長(zhǎng)不少。在這個(gè)過(guò)程中，在畢業(yè)設(shè)計(jì)期間，唐老師在課題前沿以及研究方向廣度和深度的正確把握，使我在完成課題時(shí)獲益匪淺。唐老師治學(xué)嚴(yán)謹(jǐn)，學(xué)識(shí)淵博，平易近人，在很多方面都給了我很多幫助。唐老師對(duì)我的教導(dǎo)使我終身受益，對(duì)待工作敬業(yè)態(tài)度也令人敬佩，對(duì)待我的不足也展現(xiàn)了極大的寬容和耐心。本課題的每一步進(jìn)展都離不開(kāi)唐老師的悉心指導(dǎo)和親切關(guān)懷，在論文完成之際，在此再次感謝唐老師耐心培養(yǎng)和教導(dǎo)，使我的分析問(wèn)題和解決問(wèn)題的能力得以培養(yǎng)和提高。四年大學(xué)生涯即將結(jié)束，本次課題的完成將是大學(xué)生活結(jié)束的一個(gè)標(biāo)志，想來(lái)不禁感懷，在這個(gè)大學(xué)四年里，我所經(jīng)歷的每一點(diǎn)進(jìn)步都離不開(kāi)我的同學(xué)的幫助，老師的教導(dǎo)，學(xué)院的關(guān)懷，在這之間經(jīng)歷了很多事，收獲了很多，學(xué)到了很多，充實(shí)了很多。這四年里有快樂(lè)，有悲傷，看著自己一步步成長(zhǎng)，伴隨的都是同窗之誼，師生之情。本次課題，在論文選題、收集資料、確定提綱、初稿完成、反復(fù)修改，到最后成文，有很多地方獲得了同學(xué)與老師的幫助，所以在這論文行將結(jié)束之際，感謝我的同學(xué)，我的朋友，我的老師，我的學(xué)校。最后還要深深的感謝我的家人對(duì)我的關(guān)懷、鼓勵(lì)和支持。我將以此為激勵(lì)，繼續(xù)努力，在將來(lái)的學(xué)習(xí)和生活中爭(zhēng)取更大的進(jìn)步！在本科階段即將告別之時(shí)，我希望借此機(jī)會(huì)向曾經(jīng)關(guān)心、支持和幫助我的親人、良師益友再次表示衷心的感謝。參 考 文 獻(xiàn)[M].西安電子科技大學(xué)出版社,2012,92楊軍,[M].科學(xué)出版社2012,11`4周潤(rùn)景, 2的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例(第2版)[M].電子工業(yè)出版社,5郭黎利,李北明,[M].國(guó)防工業(yè)出版社,2013,2 ,原魁 (譯)基于FPGA的嵌入式圖像處理系統(tǒng)設(shè)計(jì)[M].電子工業(yè)出版社2013,27 [M].電子工業(yè)出版社, 2013,4[M]機(jī)械工業(yè)出版社,2013,9 9 10劉波文、. 北京航空航天大學(xué)出版社,2012,511 薩斯(Sass R.).FPGA嵌入式系統(tǒng)設(shè)計(jì)原理與實(shí)踐[M].清華大學(xué)出版社,[M].電子工業(yè)出版社,2013,313禇振勇、翁木云、 [M].西安電子科學(xué)大學(xué)出版社,14楊軍、[M].科學(xué)出版社,15Computer Architecture and Security: Fundamentals of Designing Secure Computer Systems Wang, Shuangbao Paul、 Ledley, Robert S. John Wiley amp。 Sons Inc .16FPGA Imaging Gorgon, Marek SpringerVerlag New York Inc. (201403)17Entwurf Eingebetteter Systeme: Vergleich Von Mikroprozessor Und FPGASystemen Gessler, Ralf Springer Vieweg (201401) 18Computer Architecture and Security: Fundamentals of Designing Secure Computer Systems Wang, Shuangbao Paul、 Ledley, Robert S. John Wiley amp。 Sons 附錄：源代碼include include include include include include ifdef DEBUG_APP define APP_DEBUG(x) DEBUG(x)else define APP_DEBUG(x)endif//================= internal function prototype amp。 data structure definit =====define RECORD_BUTTON 0x08define PLAY_BUTTON 0x04define PLAYRING_BUTTON 0x02define RECORD_BLOCK_SIZE 250 // ADC FIFO: 512 bytedefine PLAY_BLOCK_SIZE 250 // DAC FIFO: 512 bytedefine MAX_TRY_CNT 1024define LINEOUT_DEFUALT_VOL 0x79 // 0 dBdefine USE_SDRAM_FOR_DATAifndef USE_SDRAM_FOR_DATA define BUF_SAMPLE_NUM (96000*5) // 5 second @ 96Kendif typedef enum{ MIC_RECORD, LINEIN_RECORD, LINEOUT_PLAY}AUDIO_FUNC。void button_monitor_isr(void* context, alt_u32 id)。bool button_monitor_start(volatile alt_u32 *pPressedMask)。bool init_audio(AUDIO_FUNC audio_func)。void display_time_elapsed(alt_u32 sample_num)。// ui configbool ui_is_mic_boost(void)。bool ui_is_mic_record(void)。bool ui_is_dac_zero_cross(void)。int ui_get_sample_rate(void)。// gloal variableint record_sample_rate。//////////// Internal function implement(body) ////////////////////////////////bool ui_is_mic_record(void){ bool bMicRecord。 bMicRecord = (IORD(SW_BASE, 0) amp。 0x01)?FALSE:TRUE。 return bMicRecord。 }bool ui_is_mic_boost(void){ bool bMicBoost。 bMicBoost = (IORD(SW_BASE, 0) amp。 (0x01 1))?FALSE:TRUE。 return bMicBoost。 }bool ui_is_dac_zero_cross(void){ bool bZeroCross。 bZeroCross = (IORD(SW_BASE, 0) amp。 (0x01 2))?TRUE:FALSE。 return bZeroCross。 }int ui_get_sample_rate(void){