【文章內(nèi)容簡介】 RAM電路實(shí)現(xiàn)本系統(tǒng)FPGA內(nèi)部設(shè)計(jì)有NIOS II 軟核，SDRAM主要用來存放軟件MCU中的軟件程序，軟核CPU中設(shè)計(jì)的復(fù)位基地址Reset Vevtor及中斷向量基地址Exception Vector，都定義在SDRAM上，即通常說的內(nèi)存。如下圖33所示：圖33 SDRAM設(shè)置在Altera公司FPGA開發(fā)軟件quartus ii中，集成有SOPC Bulider。SOPC（System On Programmable Chip，可編程片上系統(tǒng)）是Altera公司提出的一種靈活、高效的SOC解決方案，是一種新的軟硬件協(xié)同設(shè)計(jì)的系統(tǒng)設(shè)計(jì)技術(shù)。它將處理器、存儲(chǔ)器、I/O口、LVDS和CDR等系統(tǒng)設(shè)計(jì)需要的功能模塊集成到一個(gè)可編程器件上，構(gòu)成一個(gè)可編程片上系統(tǒng)。本系統(tǒng)所用的SDRAM控制器，就是在SOPC Builder中生成，大大減小了開發(fā)難度 。對于本系統(tǒng)而言，只需要一片SDRAM（K4S641632），其大小為64Mb(1M16Bit4Bank)。FPGA與SDRAM的連接比較簡單，只需要在FPGA內(nèi)部實(shí)現(xiàn)SDRAM控制器并且配置FPGA相應(yīng)引腳為SDRAM對應(yīng)的引腳，即A0—A10，BA0一BAl，DQ[15：0]，CLK，CKE，aWE，nCAS，nRAS，LDQM，UDQM，然后將上述引腳與SDRAM相連即可。電路原理圖如圖34所示。圖34 SDRAM硬件電路圖 SRAM電路實(shí)現(xiàn)在該系統(tǒng)中，SRAM主要用來做為圖像數(shù)據(jù)的緩存，用以之后軟核CPU對圖像的處理工作。本系統(tǒng)采用一片IS61LV2561610T SRAM芯片即可達(dá)到系統(tǒng)要求，F(xiàn)PGA與SRAM的連接如下圖35所示，此模塊最主要的是其控制器的設(shè)計(jì)，將在下一章軟件設(shè)計(jì)時(shí)詳細(xì)說明。圖35 SRAM硬件電路圖上面將幾個(gè)比較復(fù)雜的模塊詳細(xì)說明了一下，剩余的幾個(gè)模塊，如OV7670、TFT液晶、SD卡。這幾個(gè)與FPGA之間都只是簡單的接線連接，在這里就不再詳細(xì)敘述。這幾個(gè)模塊最重要的是軟件設(shè)計(jì)，將在下一章詳細(xì)說明。4 系統(tǒng)軟件設(shè)計(jì) 軟件設(shè)計(jì)概述本系統(tǒng)軟件設(shè)計(jì)主要分兩部分，一部分是由硬件描述語言設(shè)計(jì)的系統(tǒng)各個(gè)外部的控制模塊，如PLL、MCU主控模塊、OV7670初始化模塊、0V7670數(shù)據(jù)采集模塊、SRAM控制、TFT液晶顯示控制等。另一部分是NIOS II軟核中的程序設(shè)計(jì)，主要包括：SD卡控制、圖像算法處理等。系統(tǒng)框圖如下圖41所示：圖41 FPGA內(nèi)部功能模塊連接圖系統(tǒng)啟動(dòng)后，MCU先完成對TFT液晶的初始化設(shè)置，然后OV7670初始化模塊完成對OV7670內(nèi)部各寄存器的配置；完成后產(chǎn)生一個(gè)信號，通知MCU單元0V7670已初始化完畢，然后MCU啟動(dòng)OV7670采集模塊和TFT控制模塊，實(shí)現(xiàn)圖像的實(shí)時(shí)顯示。另一方面，OV7670采集到的數(shù)據(jù)，也送入SRAM控制模塊，一幀圖像數(shù)據(jù)全部存入SRAM后，F(xiàn)PGA內(nèi)部的NIOS II軟核讀取SRAM圖像數(shù)據(jù)并解析，處理后以圖片格式存入SD卡中。另外，PLL（Phase Locked Loop，鎖相環(huán)）模塊提供三路不同的頻率信號，為驅(qū)動(dòng)其他模塊提供。 VHDL簡介及特點(diǎn)VHDL（VeryHighSpeed Integrated Circuit HardwareDescription Language，超高速集成電路硬件描述語言）誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式、描述風(fēng)格以及語法是十分類似于一般的計(jì)算機(jī)高級語言。與其他硬件描述語言相比，VHDL具有以下特點(diǎn)： ①功能強(qiáng)大、設(shè)計(jì)靈活VHDL具有功能強(qiáng)大的語言結(jié)構(gòu)，可以用簡潔明確的源代碼來描述復(fù)雜的邏輯控制。它具有多層次的設(shè)計(jì)描述功能，層層細(xì)化，最后可直接生成電路級描述。VHDL支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)，這是其他硬件描述語言所不能比擬的。VHDL還支持各種設(shè)計(jì)方法，既支持自底向上的設(shè)計(jì)，又支持自頂向下的設(shè)計(jì)；既支持模塊化設(shè)計(jì)，又支持層次化設(shè)計(jì)。 ②支持廣泛、易于修改由于VHDL已經(jīng)成為IEEE標(biāo)準(zhǔn)所規(guī)范的硬件描述語言，目前大多數(shù)EDA工具幾乎都支持VHDL，這為VHDL的進(jìn)一步推廣和廣泛應(yīng)用奠定了基礎(chǔ)。在硬件電路設(shè)計(jì)過程中，主要的設(shè)計(jì)文件是用VHDL編寫的源代碼，因?yàn)閂HDL易讀和結(jié)構(gòu)化，所以易于修改設(shè)計(jì)。 ③強(qiáng)大的系統(tǒng)硬件描述能力VHDL具有多層次的設(shè)計(jì)描述功能，既可以描述系統(tǒng)級電路，又可以描述門級電路。而描述既可以采用行為描述、寄存器傳輸描述或結(jié)構(gòu)描述，也可以采用三者混合的混合級描述。另外，VHDL支持慣性延遲和傳輸延遲，還可以準(zhǔn)確地建立硬件電路模型。VHDL支持預(yù)定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來較大的自由度，使設(shè)計(jì)人員能夠方便地創(chuàng)建高層次的系統(tǒng)模型。 ④獨(dú)立于器件的設(shè)計(jì)、與工藝無關(guān) 設(shè)計(jì)人員用VHDL進(jìn)行設(shè)計(jì)時(shí)，不需要首先考慮選擇完成設(shè)計(jì)的器件，就可以集中精力進(jìn)行設(shè)計(jì)的優(yōu)化。當(dāng)設(shè)計(jì)描述完成后，可以用多種不同的器件結(jié)構(gòu)來實(shí)現(xiàn)其功能。 ⑤很強(qiáng)的移植能力VHDL是一種標(biāo)準(zhǔn)化的硬件描述語言，同一個(gè)設(shè)計(jì)描述可以被不同的工具所支持，使得設(shè)計(jì)描述的移植成為可能。 ⑥易于共享和復(fù)用VHDL采用基于庫（Library）的設(shè)計(jì)方法，可以建立各種可再次利用的模塊。這些模塊可以預(yù)先設(shè)計(jì)或使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放到庫中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用，可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間進(jìn)行交流和共享，減少硬件電路設(shè)計(jì)。 OV7670初始化模塊如前方所述，OV7670攝像頭有很強(qiáng)大圖像處理功能過程，包括伽瑪曲線、白平衡、飽和度、色度等，而這些功能，都是通過SCCB接口對OV7670內(nèi)部的上百個(gè)寄存器進(jìn)行配置而控制。SCCB接口有兩個(gè)管腳，SIO_C是SCCB時(shí)鐘輸入信號，它的最大頻率為400KZ，SIO_D是SCCB數(shù)據(jù)輸入輸出口，根據(jù)協(xié)議把參數(shù)寫入寄存器和讀取寄存器的數(shù)值。SCCB傳輸時(shí)序圖已在前方給出過，在這里為敘述方面再列一下。如下圖42所示。圖42 SCCB控制協(xié)議在本系統(tǒng)中，按上圖時(shí)序，設(shè)計(jì)配置方案，利用VHDL硬件描述語言設(shè)計(jì)的專用OV7670初始化模塊。 該模塊包含兩個(gè)部分，底層部分專門用來實(shí)現(xiàn)SCCB控制傳輸，向OV7670傳送上層模塊傳送過來的初始化數(shù)據(jù)。傳輸?shù)臄?shù)據(jù)幀格式如下圖43所示：圖43 OV7670初始化數(shù)據(jù)幀格式按照圖42所示，系統(tǒng)啟動(dòng)時(shí)，SIC_C為高電平，即為1時(shí) ， 把SIO_D為設(shè)置為1，開始傳輸時(shí)，SIO_D拉低為0，然后再把SIC_C拉低，表明一幀數(shù)據(jù)開始傳輸， 之后把依次把寄存器的地址和初始化數(shù)據(jù)送到SIO_D總線上，在時(shí)鐘SIC_C的驅(qū)動(dòng)下，寫入到OV7670。每設(shè)置一個(gè)寄存器，就調(diào)用一次該底層模塊，直接最終，完成對OV7670的初始化。發(fā)出初始化完成cmos_finish信號。其在quartus ii中生成的模塊如下圖44所示：圖44 OV7670初始化模塊在本系統(tǒng)中的MCU單元中，也設(shè)計(jì)有利用C語言設(shè)計(jì)實(shí)現(xiàn)該功能，在實(shí)際應(yīng)用時(shí)，也可使用。兩方案，任選一種。利用VHDL設(shè)計(jì)的硬件初始化模塊，靈活穩(wěn)定，可按要求重新配置，不會(huì)占用MCU的周期指定，這樣就在MCU的軟件設(shè)計(jì)中，只需要著重考慮圖像算法的處理。大大減輕了MCU的負(fù)擔(dān)。仿真結(jié)果如圖45所示：圖45 初始化仿真時(shí)序 OV7670數(shù)據(jù)采集模塊 在初始化程序中，我們已經(jīng)把OV7670配置為，輸出QVGA格式，16位圖像數(shù)據(jù)格式為RGB565。 OV7670QVGA輸出時(shí)序，如下圖46所示：圖46 OV7670 QVGA輸出時(shí)序其中VSYNC為幀同步信號，HREF為行同步信號，只有按照上圖中嚴(yán)格的時(shí)序，即OV7670輸出的時(shí)序，我們才能采集到正確的圖像數(shù)據(jù)。采集到的RGB565格式數(shù)據(jù)符合下圖標(biāo)準(zhǔn)如47所示，圖47 RGB565數(shù)據(jù)輸出格式采集到的數(shù)據(jù)，經(jīng)過內(nèi)部處理，直接送到TFT顯示屏上進(jìn)行實(shí)時(shí)顯示，TFT液晶顯示屏的初始化將在后面介紹的MCU單元中進(jìn)行，配置為可直接顯示數(shù)據(jù)采集模塊處理過的圖像數(shù)據(jù)。 SRAM控制模塊和TFT液晶控制模塊此模塊包含兩部分，一部分的功能是用來轉(zhuǎn)換MCU和寫SRAM模塊對外部SRAM的控制。另一部分就是SRAM寫入控制模塊，此模塊在OV7670數(shù)據(jù)采集模塊的WR和DATA_VALID等幾個(gè)信號線的控制下，完成對SRAM的圖像數(shù)據(jù)寫入。開始時(shí)，MCU發(fā)出SRAM為空的信號，轉(zhuǎn)換模塊將其轉(zhuǎn)換到對SRAM進(jìn)行圖像數(shù)據(jù)寫入。當(dāng)一幀圖像寫入完成之后，轉(zhuǎn)換模塊將功能切換到MCU可讀SRAM數(shù)據(jù)，從而對SRAM存儲(chǔ)的圖像進(jìn)行算法處理。在Quartus II中生成的模塊電路如圖48所示：圖48 SRAM控制模塊TFT液晶控制模塊的功能只是將控制權(quán)從MCU轉(zhuǎn)換到OV7670數(shù)據(jù)采集模塊，系統(tǒng)啟動(dòng)后，MCU中的軟件完成對TFT液晶顯示屏的初始化，包括背光、顏色、初始寫入的坐標(biāo)等一系列設(shè)置。完成之后，將TFT的控制交給OV7670數(shù)據(jù)采集模塊，因?yàn)樵贠V7670O數(shù)據(jù)采集模塊中，已經(jīng)完成所需的數(shù)據(jù)格式轉(zhuǎn)換，所以這時(shí)TFT液晶可實(shí)時(shí)顯示到采集的圖像。 MCU單元設(shè)計(jì) SOPC Builder簡介SOPC Builder 是Altera公司推出的一種可加快在PLD內(nèi)實(shí)現(xiàn)嵌入式處理器相關(guān)設(shè)計(jì)的工具。它是一個(gè)革命性的系統(tǒng)級開發(fā)工具，其功能與PC應(yīng)用程序中的“引導(dǎo)模板”類似，旨在提高設(shè)計(jì)者的效率。設(shè)計(jì)者可確定所需要的處理器模塊和參數(shù)，并據(jù)此創(chuàng)建一個(gè)處理器的完整存儲(chǔ)器映射。設(shè)計(jì)者還可以選擇所需的IP外圍電路，如存儲(chǔ)器控制器、I/O控制器和定時(shí)器等模塊。SOPC Builder可以快速地開發(fā)定制新方案，重建已經(jīng)存在的方案，并為其添加新的功能，提高系統(tǒng)的性能。通過自動(dòng)集成系統(tǒng)組件，SOPC Builder允許用戶將工作的重點(diǎn)集中到系統(tǒng)級的需求上，而不是從事把一系列的組件裝配在一起這種普通的、手工的工作。所有版本的Altera Quartus□Ⅱ的設(shè)計(jì)軟件都已經(jīng)包含了SOPC Builder。設(shè)計(jì)者采用SOPC Builder，能夠在一個(gè)工具內(nèi)定義一個(gè)從硬件到軟件的完整系統(tǒng)，而花費(fèi)的時(shí)間僅僅是傳統(tǒng)SOC設(shè)計(jì)的幾分之一。SOPC Builder提供了一個(gè)強(qiáng)大的平臺，用于組建一個(gè)在模塊級和組件級定義的系統(tǒng)。SOPC Builder的組件庫包含了從簡單的固定邏輯的功能塊到復(fù)雜的、參數(shù)化的、可以動(dòng)態(tài)生成的子系統(tǒng)等一系列的組件。這些組件可以是從Altera或其他合作伙伴處購買來的IP核，其中一些IP核是可以免費(fèi)下載用來做評估的；用戶還可簡單地創(chuàng)建他們自己定制的SOPC Builder組件。SOPC Builder內(nèi)建的IP核庫是OpenCore Plus版的業(yè)界領(lǐng)先的Nios/Nios Ⅱ嵌入式軟核處理器。所有的Quartus Ⅱ用戶都能夠把一個(gè)基于Nios/Nios Ⅱ處理器的系統(tǒng)經(jīng)過生成、仿真和